SU1718256A1 - Устройство дл передачи и приема информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в средствах св зи между устройствами вводавывода дл  передачи информации по двухпроводной линии св зи. Цель изобретени  - упрощение устройства и снижение потребл емой мощности. Устройство содержит импульсный трансформатор 1, усилители 2 и 3, ограничительные резисторы 4 и 5, компараторы 6 и 7, ограничительные резисторы 8 и 9, элемент компенсации с обратной св зью 10, ограничительные резисторы 11 и 12. Режим неполного согласовани  при работе устройства как на прием информации, так и на передачу информации позвол ет уменьшить потребление энергии и упростить устройство. 1 ил.

Description

сл

С

Изобретение относитс  к вычислительной технике и может быть использовано в средствах св зи между устройствами ввода - вывода дл  передачи информации по двухпроводной линии св зи.

Цель изобретени  - упрощение устройства и снижение потребл емой мощности.

На чертеже представлена функциональна  схема устройства.

Устройство содержит импульсный трансформатор 1, усилители 2 и 3, ограничительные резисторы 4 и 5, компараторы 6 и 7, ограничительные резисторы 8 и 9, элемент 10 компенсации с обратной св зью, ограничительные резисторы 11 и 12.

Устройство работает следующим образом .

В режиме передачи на логические входы устройства Вх.1 и Вх.2 извне поступают, например, симметричные пр моугольные импульсы в противофазе дл  представлени  и передачи каждого бита информации в линию

св зи, то есть используетс  линейный код Манчестер - П (возможно использование и других кодов, позвол ющих передавать информацию серией импульсов без посто нной составл ющей).

В случае поступлени  на Вх.1 положительного импульса напр жением (2,4-4,5) В на выходе усилител  2 на врем  длительности импульса фиксируетс  почти нулевое напр жение (0,4В). На выходе усилител  3 в это врем  зафиксировано высокое напр жение . Ток от источника питани , проход  через резистор 5, дополнительную обмотку трансформатора 1 и через открытый выходной транзистор усилител  2 наводит ЭДС в первой, второй и третьей обмотках. Причем импульсы, про вл ющиес  в этот момент, имеют положительную пол рность относительно своих начал обмоток.

Таким образом, в этот отрезок времени в первой обмотке трансформатора 1 будет сформировано импульсное напр жение по00

ю сл о

ложительной пол рности относительно начала этой обмотки. Длительность импульса при правильном выборе элементов практически определ етс  длительностью положительного импульса на входе усилител  2.

Затем, когда импульс поступит на вход усилител  3, в этот момент на входе усилител  2 будет нулевое напр жение. Ток, втека  от источника питани  через резистор 4 в начало четвертой обмотки, наводит ЭДС в первой, второй и третьей обмотках отрицательной пол рности относительно начал обмоток . Таким образом, в этот отрезок времени в первой обмотке трансформатора 1 будет сформировано импульсное напр - жение отрицательной пол рности относительно начала этой обмотки.

Длительность импульса и в этом случае определ етс  длительностью положительного импульса на входе усилител  3.

По вление положительного импульса на входе усилител  2, затем следом за ним по вление положительного импульса той же длительности на входе усилител  3 означает поступление на устройство дл  передачи в линию св зи одного бита информации. В рассмотренном случае на устройство поступил один разр д слова, в котором записана единица . Код нул  передаетс  в обратной последовательности , то есть сначала импульс по вл етс  на входе усилител  3, а затем на входе усилител  2. Соответственно, на выводах первой обмотки, подключаемой к линии св зи, при передаче кода единицы по витс  импульс положительной пол рности, а затем по витс  импульс той же длительности, но отрицательной пол рности.

В случае передачи кода нул  на выводах первой обмотки сначала по витс  импульс отрицательной пол рности, а затем им- пульс равной длительности, но положительной пол рности.

При передаче выходное сопротивление устройства дл  линии св зи определ етс  величиной резистора 4 либо резистора 5 в зависимости от пол рности поступаемых в линию св зи импульсов. Причем величины сопротивлений резисторов 4 и 5 равны,

Рассмотрим работу устройства в режиме приема.

В этом режиме из линии св зи на первую обмотку поступают бипол рные импульсы , которые вызывают по вление импульсов той же де тельности во второй, третьей и дополнительной обмотках, при- чем их пол рность положительна  относительно начал своих обмоток. В этом режиме на выходах усилителей 2 и 3 будут высокие потенциалы. Резисторы 4 и 5, подключенные к четвертой обмотке, практически определ ют входное сопротивление устройства. На входы компараторов 6 и 7 при отсутствии информации с помощью элемента 10 и резисторов 11 и 12 подаетс  высокое напр жение. Таким образом, на выходах компараторов 6 и 7 будут нулевые потенциалы.

Когда из линии св зи поступают импульсы информации, то они передаютс  во 2-ю и 3-ю обмотки и воздействуют на входы компараторов 6 и 7, вызыва  их поочередное срабатывание.

В случае поступлени  кода единицы сначала срабатывает компаратор 6 на врем  длительности положительного импульса, затем срабатывает компаратор 7 на врем  дли- тельности отрицательного импульса. Соответственно на логических выходах устройства сначала сформируетс  положительный импульс на Вых, 1, а затем сформируетс  положительный импульс на Вых.2 той же длительности. Таким образом, произошел прием одного бита информации, а именно: кода единицы. Прием кода нул  осуществл етс  аналогично, но в этом случае сначала по вл етс  импульс на Вых.2, а затем по вл етс  импульс на Вых.1.

Режим неполного согласовани  при работе устройства, как на прием информации, так и на передачу информации, способствует не только уменьшению потреблени  энергии, но и сокращению количества требуемых элементов. При неполном согласовании возникают отраженные сигналы, привод щие к ухудшению помехоустойчивости устройства. Но при правильном выборе элементов это ухудшение весьма незначительно.

Claims (1)

1. Формула изобретени  Устройство дл  передачи и приема информации , содержащее импульсный трансформатор , перва  обмотка которого подключена к проводам линии св зи, первый и второй усилители, выходы которых соединены с первыми выводами соответственно первого и второго ограничительных резисторов, входы первого и второго усилителей  вл ютс  соответственно первым и вторым входами устройства, первый и второй компараторы, выходы которых через со- ответственно третий и четвертый ограничительные резисторы подключены к положительной клемме источника питани , отличающеес  тем, что, с целью уменьшени  потребл емой мощности и упрощени  устройства, в него введен п тый и шестой ограничительные резисторы, элемент компенсации с обратной св зью, выход которого через п тый ограничительный резистор соединен с первым выводом шеетого ограничительного резистора и с первыми выводами второй и третьей обмоток импульсного трансформатора, вторые выводы которых подключены к входам соответственно первого и второго компараторов, выходы которых  вл ютс  соответственно первым и вторым выходами устройства .выход первого усилител  соединен через четвертую обмотку импульсного трансформатора с выходом второго усилител , положительна  клемма источника питани  подключена к вторым выводам первого, второго и шестого ограничительных резисторов .