SU1181150A1 - Умножающий цифроаналоговый преобразователь - Google Patents
Умножающий цифроаналоговый преобразователь Download PDFInfo
- Publication number
- SU1181150A1 SU1181150A1 SU833683048A SU3683048A SU1181150A1 SU 1181150 A1 SU1181150 A1 SU 1181150A1 SU 833683048 A SU833683048 A SU 833683048A SU 3683048 A SU3683048 A SU 3683048A SU 1181150 A1 SU1181150 A1 SU 1181150A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- inverse
- direct
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Ь УМИОЖАЮи1ИЙ .;ЩФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий источник эталонного напр жени , перва клемма которого подключена к общей шине, генератор тактовых импульсов, выход которого подключен к входу счетчика, И пр мых и ti инверсных выходов которого подключены к соответствующим первым пр мым и инверс- . ным входам блока сравнени , выход которого подключен к первому входу триггера, ( И-1) пр мь1Х и ()1-1) инверсных вторых входов блока сравнени подключены к соответствующим пр мьм и инверсньп-1 выходам регистра , П входов которого вл ютс входными шинами преобразовател , первый и второй ключи, выходы которых объединены и подключены к первому входу фильтра, второй вход которого подключен к общей шине, а выход к неинвертирующему входу первого операционного усилител , выход которого объединен с инвертирующим входом и вл етс выходом преобразовател , отличающийс тем, что, с целью повышени точности преобразовани , в него введены элемент 2И-2ШЖ, второй операционньш усилитель , блок модул ции-демодул ции с двухполупериодным преобразованием сигнала, аналоговый вход которого подключен к выходу второго операционного усилител , первый цифровой вход объединен с вторым входом триггера и подключен к (п+1)-му пр мому выходу счетчика, второй цифровой вход подключен к (п+1)-му инверсному выходу счетчика, первьй и второй аналоговые выходы подключены к информационным входам первого и второго ключей, третий аналоговый выход подключен к инвертирующему входу второго операционного усилител , неинвертирующий : (Я вход которого подключен к второй с клемме источника эталонного напр жени , при этом h-и пр мой и И -и инверсньй вторые входы блока сравнени вл ютс соответственно первой и второй шинами посто нного логического сигнала, а И-и пр мой и ц -и инверсньй выходы регистра подключеэо ны соответственно к первому и второму входам элемента 2И-2ИЛИ, третий и четвертый вход которого подключены соответственно к пр мому и инСП версному выходам триггера, а пр мой и инверсный выходы элемента 2И-2ИЛИ подключены соответственно к управл ющим входам первого и второго кличей . 2. Преобразователь по п. 1, отличающийс тем, что блок модул ции-демодул ции с двухполупериодным преобразованием сигнала выполнен на фильтре, трансформаторе, первом, втором, третьем, четвертом ключах, информационные входы первого
Description
и второго ключей объединены и вл ютс аналоговым входом блока модул ции-демодул ции с двухполупериодны преобразованием сигнала, управл юпщй вход первого ключа объединен с , управл ющим входом третьего ключа и вл етс первым цифровым входом блока модул ции-демодул ции с двухполупериодным преобразованием сигнала , управл ющий вход второго кто- ча объединен с управл ющим входом четвертого ключа и вл етс вторым цифровым входом блока модул ции-демодул ции с двухполупериодным преобразованием сигнала, выходы первого и второго ключей подключены соответственно к началу и концу первичной обмотки трансформатора, средн , точка которой подключена к общей шине.
50
1
начало вторичной обмотки трансформатора вл етс первым аналоговым выходом блока модул ции-демодул ции с двухполупериодным преобразованием сигнала и подключено к информационному входу третьего ключа, конец вторичной обмотки трансформатора вл етс вторым аналоговым выходом блока модул ции-демодул ции с двухполупериодным преобразованием сигнала и подключен к информационному входу четвертого ключа, выход которого вл етс третьим аналоговым выходом блока модул ции-демодул ции с двухполупериодным преобразованием сигнала , объединен с выходом третьего ключа и через фильтр подключен к общен шине и средней точке вторичной обмотки трансформатора.
Изобретение относитс к автоматике и вычислительной технике и может быть использовано к системах обработки информации дл обеспечени ввода информации на управл емые объекты.
Цель изобретени - повышение точности преобразовани .
На чертеже изображена функционална схема умножающего ци роаналогового преобразовател .
Устройство содержит генератор 1 тактовых импульсов, счетчик 2, блок 3 сравнени , регистр 4, первый 5 и и второй 6 ключи, триггер 7, элемент 2И-2ИЛИ 8, фильтр 9, первый операционный усилитель 10, второй операционный усилитель 11, источник 12 эталонного напр жени , блок 13 модул ции-демодул ции с двухполупериодным преобразованием сигнала, включающий первый, Второй, третий, четиертьА ключи 14-17, трансформато 18, фильтр 19.
Преобразователь работает следующим образом.
С выхода генератора 1 тактовые импульсы ff поступают на вход счетчика 2. Регистр 4 хранит установленный цифровой код iNCt). Импульсы П
разр дов со счетчика 2 и (п-1) разр дов с регистра 4 поступают блок 3, где происходит их поразр дное сравнение . В момент, когда сигналы со счетчика 2 равны сигналам с регистра 4, на выходе блока 3 формируетс потенциал; поступающий на первый вход триггера 7 и определ ющий сигнал конца временного интервала, пропорциональному входному коду N(t). Частота импульсов с выхода блока 3 равна частоте импульсов с выхода п-го разр да счетчика 2.
Выходы (п+1)-го разр да счетчика 2 вл ютс источником управл ющих импульсов дл работы блока 13 модул ции-демодул ции .
Длительности полупериодов управл ющих импульсов дл работы ключей 14-17 строго равны один другому, а скважность равна двум. Частота управл ющих импульсов в два раза меньше частоты импульсов сравнени с выхода блока 3. Выходные импульсы триггера 7 по частоте и скважности строго соответствуют частоте и скважности управл ющих импульсов, но по фазе оказываютс сдвинутыми на величину временного интервала, пропорциональному входному коду N(t). На крайних выводах вторичной обмотки 3 трансформатора 18 возникает переменное импульсное напр жение с част той и скважностью управл ющих импул сов. Выпр мленное напр жение на третьем выходе блока 13 по амплитуд и пол рности всегда равно Uj Отрицательна обратна св зь позвол ет стабилизировать также амплитуду переменного импульсного напр жени первым и втором выходах блока 13, котора становитс равной U TУправл ющие импульсы с выхода триггера 7 поступают на элемент 2И-2ИЛИ 8, который пропускает входные сигналы с повторением или инверсией фазы в зависимости от управл нщих сигналов на пер;зом и втор входах элемента 2И-2ИЛИ 8, поступаю щих с знакового разр да регистра 4. Инверси фазы управл ющих импульсов ключей 5 и 6 приводит к строго симметричной инверсии пол рности его выходного напр жени без изменени амплитуды. Все изменени пр мопропорционально передаютс на выход предложенного умножающего ЦДЛ Все изменени -входного кода N(t) также привод т к соответствующему сдвигу фаз управл ющих импульсов ключей 5 и 6 соответствующему изменению выходного напр жени . Преобразователь работает с п-раз р дным двоичным кодом. Фактически (п-1) младших разр дов кода определ ют амплитуду выходного напр жени ЦАП. Старший п-й разр д кода 04 определ ет пол рность выходного напр жени . Особенностью предлагаемого технического решени вл етс то, что кодировка входного кода может быть различной. При любой кодировке блок 3 производит сравнение п-разр дных двоичных кодов и частота импульсов с выхода блока 3 равна частоте импульсов с выхода п-го разр да счетчика 2. При работе предлагаемого ЦАП в режиме Пр мой код плюс знак посто нный логический сигнал U на первой шине посто нного логического сигнала соответствует логической 1, При работе в режиме Обратньй код плюс знак посто нный логический сигнал и, соответствует логическому О. На второй шине посто нного логического сигнала присутствует сигнал Uf инверсный .сигналу первой шины. Предлагаемый Ц.№ может работать в режиме с двоично-смещенным кодом. При этом все п разр дов входного кода необходимо подать на блок 3, св зь п-го разр да входного кода . на первьй и второй входы элемента 2И-2ИШ1 8 отсутствует. В этом случае. осуществл етс преобразование кода в фазу в интервале 0-180 от начала периода управл ющих дашульсов. Нулевому значению кода соответствует выходное напр жение, равное входному 5 максимальному значению кода выходное напр жение с обратной пол рностью по амплитуде равное входному и,т с погрешностью до дискрета.
Claims (2)
1 . УМНОЖАЮЩИЙ ..ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий источник эталонного напряжения, первая клемма которого подключена к общей шине, генератор тактовых импульсов, выход которого подключен к входу счетчика, Ц прямых и И инверсных выходов которого подключены к соответствующим первым прямым и инверс- . ным входам блока сравнения, выход которого подключен к первому входу триггера, (й-1) прямых и (п-1) инверсных вторых входов блока сравнения подключены к соответствующим прямым и инверсным выходам регистра, И входов которого являются входными шинами преобразователя, первый и второй ключи, выходы которых объединены и подключены к первому входу фильтра, второй вход которого подключен к общей шине, а выход к неинвертирующему входу первого операционного усилителя, выход которого объединен с инвертирующим входом и является выходом преобразователя, отличающийся тем, что, с целью повышения точности преобразования, в него введены элемент
2И-2ИЛИ, второй операционный усилитель, блок модуляции-демодуляции с двухполупериодным преобразованием сигнала, аналоговый вход которого подключен к выходу второго операционного усилителя, первый цифровой вход объединен с вторым входом триггера и подключен к (п+1)-му прямому выходу счетчика, второй цифровой вход подключен к (н+1)~му инверсному выходу счетчика, первый и второй аналоговые выходы подключены к информационным входам первого и второго ключей, третий аналоговый выход подключен к инвертирующему входу второго опера- § ционного усилителя, неинвертирующий : вход которого подключен к второй клемме источника эталонного напряжения, при этом fi-й прямой и И -й инверсный вторые входы блока сравнения являются соответственно первой и второй шинами постоянного логического сигнала, а 11-й прямой и и -й инверсный выходы регистра подключены соответственно к первому и второму входам элемента 2И-2ИЛИ, третий и четвертый вход которого подключены соответственно к прямому и инверсному выходам триггера, а прямой и инверсный выходы элемента 2И-2ИЛИ подключены соответственно к управляющим входам первого и второго ключей.
2, Преобразователь по п. 1, отличающийся тем, что блок модуляции-демодуляции с двухполупериодным преобразованием сигнала выполнен на фильтре, трансформаторе, первом, втором, третьем, четвертом ключах, информационные входы первого и второго ключей объединены и являются аналоговым входом блока модуляции-демодуляции с двухполупериодным преобразованием сигнала, управляющий вход первого ключа объединен с , управляющим входом третьего ключа и является первым цифровым входом блока модуляции-демодуляции с двухполупериодным преобразованием сигнала, управляющий вход второго ключа объединен с управляющим входом четвертого ключа и является вторым цифровым входом блока модуляции-демодуляции с двухполупериодным преобразованием сигнала, выходы первого и второго ключей подключены соответственно к началу и концу первичной обмотки трансформатора, средняя, точка которой подключена к общей шине, начало вторичной обмотки трансформатора является первым аналоговым выходом блока модуляции-демодуляции с двухполупериодным преобразованием сигнала и подключено к информационному входу третьего ключа, конец вторичной обмотки трансформатора является вторым аналоговым выходом блока модуляции-демодуляции с двухполупериодным преобразованием сигнала и подключен к информационному входу четвертого ключа, выход которого является третьим аналоговым выходом блока модуляции-демодуляции с двухполупериодным преобразованием сигнала, объединен с выходом третьего ключа и через фильтр подключен к общей шине и средней точке вторичной обмотки трансформатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833683048A SU1181150A1 (ru) | 1983-12-26 | 1983-12-26 | Умножающий цифроаналоговый преобразователь |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833683048A SU1181150A1 (ru) | 1983-12-26 | 1983-12-26 | Умножающий цифроаналоговый преобразователь |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1181150A1 true SU1181150A1 (ru) | 1985-09-23 |
Family
ID=21096861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833683048A SU1181150A1 (ru) | 1983-12-26 | 1983-12-26 | Умножающий цифроаналоговый преобразователь |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1181150A1 (ru) |
-
1983
- 1983-12-26 SU SU833683048A patent/SU1181150A1/ru active
Non-Patent Citations (1)
Title |
---|
Титце Ч. и др. Полупроводникова схемотехника. М.: Мир, 1982, с. 159, рис. 11-37. Балакай В.Г. и др. Интегральные схемы А1Щ и 1Щ1,-М.: Энерги , 1978, с. 40, рис. 1-11. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5994973A (en) | PWM driver | |
GB1598781A (en) | Analogue-digital converter and conversion method | |
SU1181150A1 (ru) | Умножающий цифроаналоговый преобразователь | |
GB1576225A (en) | Digital-to-analogue converters | |
US3678399A (en) | Method of and apparatus for electronically obtaining the argument of a complex function | |
SU1008901A1 (ru) | Аналого-цифровой преобразователь | |
JPS60100830A (ja) | デジタル・アナログ変換装置 | |
SU1356184A1 (ru) | Балансный модул тор | |
RU2107390C1 (ru) | Способ измерения угла поворота вала | |
SU1437882A1 (ru) | Функциональный широтно-импульсный преобразователь кода | |
SU1587633A1 (ru) | Преобразователь аналогового сигнала в частоту с импульсной обратной св зью | |
SU1721810A1 (ru) | Устройство дл преобразовани бинарных сигналов | |
SU1541781A1 (ru) | Дельта-кодер | |
SU1223329A1 (ru) | Умножитель частоты | |
SU1580290A1 (ru) | Измерительное устройство дл первичного преобразовани | |
SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
SU1206958A1 (ru) | Анализатор активности непрерывных сигналов | |
SU1101868A1 (ru) | Преобразователь угла поворота вала в код | |
SU1757104A1 (ru) | Преобразователь двоичного кода в четырех-позиционный временной код | |
SU1665514A1 (ru) | Преобразователь унипол рного кода в бипол рный | |
SU877592A1 (ru) | Многоканальный преобразователь угол-код | |
SU1124352A1 (ru) | Устройство дл вывода графической информации | |
SU924853A2 (ru) | Преобразователь напр жени в код | |
JPS63245599A (ja) | 2線式通信装置用伝送方法 | |
SU1229721A1 (ru) | Устройство управлени |