SU1394447A1 - Устройство дл сопр жени с двухпроводной линией приемопередатчика данных - Google Patents

Abstract

Изобретение относитс  к электросв зи и обеспечивает повьшениа помехоустойчивости . Устр-во содержит передающий регистр 1, элемент 2И-ИЛИ 2, триггер 3, токовый формирователь 4, линейный трансформатор (ЛТ) 5, сог-. ласующий элемент 6, диоды 7 и 8, тактовый генератор 9, блок 10 согласовани  (БС), корректор 11, детектор 12, приемный регистр 13 и блок 14 синхронизации . БС 10 состоит из резис- .тора 15 согласовани , операционного усилител  16, резистора 17 обратной св зи и резисторов 18 и 19. В режиме передачи передающий регистр 1 преобразует информационный параллельный побайтовый цифровой сигнал в последовательный двухуровневый цифровой сигнал. Частота прохождени  пр мого и инверсного преобразованных цифровых сигналов через элемент 2И-ИЛИ 2 различна. Символ 1 передаетс  элементом сигнала с частотой „, а символ О - двум  элементами сигнала с частотой 2 fц. В зависимости от того, на каких входах токового формировател  4 совпадают сигналы, формируютс  сигналы на его выходах и соответственно сигналы во вторичной обмотке ЛТ 5. В режиме приема цифровой линейный сигнал поступает на ЛТ 5 и на БС 10. При этом БС 10 осуществл ет . подавление передаваемого в линию сигнала передатчика, который при приеме  вл етс  сильной помехой,и пропускает пришедший с пинии св зи сигнал . В корректоре 11 усиливаетс  сигнал и компенсируютс  искажени . Детектор 12 формирует дискретный сигнал с высоким и низким уровн ми. 1 3.п. ф-лы, 1 ил. с (Л оо со 4; 4;; 4

Description

котором формируетс  двухуровневый 2g сигнал с крутыми фронтами при перехотолько на неинвертирующий вход опера- зо на информационный вход приемного ре- ционного усилител  16, так как выход- гистра 13. Сигнал поступает также на ное (уопротивление вторичной обмотки , вход блока 14 синхронизации и затем линейного трансформатора 5 близко к на вход усилител -ограничител  21, в нулю и инвертирующий вход операционного усилител  16 дл  сигнала с линии св зи имеет нулевой потенциал. В результате на выходе операционного усилител  16 присутствует только уси-ленный сигнал, приход щий с линии. В этом случае напр жение на инверсном о входе операционного усилител  16 равно О, так как внутреннее сопро- тивление R „рр выходного каскада (передатчика ) очень мало по сравнению с

.сопротивлением R j, резистора 15 согласовани  и сопротивлением R , линии св зи. В то же врем , так как RC R, то напр жение на единичном входе операционного усилител  и 5 (где Оду - напр жение, принимаемое с линии ). Напр жение на выходе операционного усилител  16, обусловленное воздействием на его неинвертирующий вход

де его через нулевой уровень. Затем этот сигнал поступает на формирователь 22 синхроимпульсов, в котором формируютс  короткие импульсы на каждом- тактовом интервале и через элемент И 23 поступают-на тактируемый вход приемного регистра 13. В каждом байте первый бит всегда 1, после которого следует информаЦион45 ное слово. По этому единичному биту триггер 20 устанавливаетс  в единичное состо ние, и элемент И 23 пропускает тактовые импульсы, по которым приемный регистр 13 записьгоает инфор50 мационный байт. Счетчик 24 подсчитывает биты и по последнему биту каждого байта вьщает импульс байтовой синхронизации, по которому приемный регистр 13 осуществл ет побайтовую

и

2 и„„„/2

50 мационный байт. Счетчик 24 подсчитывает биты и по последнему биту каждого байта вьщает импульс байтовой синхронизации, по которому приемный регистр 13 осуществл ет побайтовую

g, равно UB(,,, К,,-и J . Изложенные выкладки справедли -1 д перезапись информации. вы при условии, когда ROC;RI; ,; Устройство позвол ет передавать Rf..цифровые сигналы данных ЭВМ и друТаким образом, на выходе блока. 10 гую информацию на большие рассто ни  согласовани  присутствует только сиг- без промежуточных усилителей (по кокотором формируетс  двухуровневый сигнал с крутыми фронтами при перехона информационный вход приемного ре- гистра 13. Сигнал поступает также на вход блока 14 синхронизации и затем на вход усилител -ограничител  21, в

де его через нулевой уровень. Затем этот сигнал поступает на формирователь 22 синхроимпульсов, в котором формируютс  короткие импульсы на каждом- тактовом интервале и через элемент И 23 поступают-на тактируемый вход приемного регистра 13. В каждом байте первый бит всегда 1, после которого следует информаЦионное слово. По этому единичному биту триггер 20 устанавливаетс  в единичное состо ние, и элемент И 23 пропускает тактовые импульсы, по которым приемный регистр 13 записьгоает информационный байт. Счетчик 24 подсчитывает биты и по последнему биту каждого байта вьщает импульс байтовой синхронизации, по которому приемный регистр 13 осуществл ет побайтовую

перезапись информации. Устройство позвол ет передавать цифровые сигналы данных ЭВМ и друаксиальной паре с волновым сопротивлением 50 Ом на рассто ни  до 50 со- скоростью 1000 кбит/с), что обеспечиваетс  высокой помехоустойчивостью устройства. При по одной физической паре передача может осуществл тьс  как в полудуплексном режиме, так и в дуплексном, обеспечива  высокие экономические показатели систем цифровой св зи.

Claims (2)

1. Устройство дл  сопр жени  с двухпроводной линией приемопередатчика данных, содержащее линейный трансформатор, первый и второй выводы первичной обмотки которого соединены с анодами соответственно первого и второго диодов, катоды которых подключены к первому выводу согласующего элемента, второй вывод которого подключен к среднему вьшоду первич- ной обмотки линейного трансформатора триггер,блок синхронизации, блок согласовани , тактовый генератор, первый выход которого соединен с тактовым входом передающего регистра, приемный регистр, при этом катод первого диода  вл етс  опорным входом устройства, отличающеес  тем, что, с целью повьппени  помехоустойчивости, введены токовый формирователь, корректор, детектор и элемент 2И-ИЛИ, выход которого соединен с первым входом токового формировател  и с входом триггера, единичный и инверсный выходы которого подключены соответственно к второму и третьему входам токового формировател , первый и второй выходы которого соединены соответственно с лервым и вторым вьгоодами первичной обмотки линейного трансформатора, первый вы

0

5

20

25

вод вторичной обмотки которого соединен с первым входом блока согласовани , выход которого через корректор соединен с входом детектора и-с первым входом блока синхронизации, первый и второй выходы которого подключены соответственно к первому и второму входам приемного регистра, третий вход которого подключен к выходу детектора и к второму входу блока синхронизации, единичный и инверсный выходы передающего регистра соединены соответственно с первым и вторым входами элемента 2И-ИЛИ, третий и четвертый входы которого подключены соответственно к первому и второму выходам тактового генератора, при этом второй вьшод вторичной обмотки линейного трансформатора и второй , вход блока согласовани  подключены к линии св зи.

5

0

2. Устройство по п.1, о т л и - чающеес  тем, что блок согла-( совани  содержит резистор обратной св зи, резистор согласовани , первый и второй резисторы и операционный усилитель, выход которого подключен к первому вьгводу резистора обратной св зи, второй вьшод которого соеди- нен с инверсным входом операционного усилител  и с первым вьшодом первого резистора, второй вьгоод которого подключен к первому выводу резистора 5 согласовани ,второй вьшод которого подключен к первому выводу второго резистора и единичному входу операционного усилител , выход которого  вл етс  выходом блока согласовани , первым и вторым входами которого  вл ютс  соответственно первый и второй выводы резистора согласовани , при этом второй вьшод второго резистора подключен к шине нулевого потенциала.

0