SU780036A1 - Буферное запоминающее устройство - Google Patents

Description

(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

1

Изобретение относитс  к области вычислительной техники, техники электросв зи и может быть использовано в устройствах приема дискретной информации би-пол рного кода. Например, в запоминак цем устройстве последовательного типа накоплени  и выдачи информации магнитные диски, магнитные ленты) , в системах св зи.

Известно буферное запоминающее устройство, содержащее накопитель на сдвиговых регистрах, элементы, разрешени  записи и считывани , блок синхронизации ,, формирователь импульсов, элементы И и ИЛИ и адресный.счетчик ij .

Известное устройство обладает сложной структурой построени  и требует значительных аппаратурных затрат .

Наиболее близким из известных по технической сущности  вл етс  устройство И, которое содержит двухтактный регистр сдвига с информационным входом, входсм синхронизации и входом установки нул .

Данное устройство не может быть применено дл  приема информации с одной двухпроводной линии св зи, например кабел  или телефонной пары.

поскольку оно содержит три независимых входа, которые требуют соответственно применени  трех независимых -линий св зи с соответствук дими устрой

5 ствами согласовани . Это  вл етс  главным недостатком данного устройства .

Целью изобретени   вл етс  расишрение области применени .

10 Поставленна  цель достигаетс  тем, что в буферное запоминающее устройство, содержащее регистр сдви-, га, выходы которого соединены с выходами устройства, и шину нулевого

15 потенциала, введены элемент гальванической разв зки, например трансформатор , два дифференциальных усилител , два формировател  импульсов, одновибратор и согласующий элемент,

20 подключенный параллельно вторичной обмотке трансформатора, выводы которой соответственно соединены с входами первого дифференциального усилител  , выходы первого и второго

25 дифференциальных усилителей соответственно подсоединены к входам формирователей импульсов, выходы которых соединены соответственно с информационным входом и входом синхронизации регистра сдвига, вход установки

нул  регистра сдвига соединен с выходом одновибратора вход которого подключен к выходу первого дифферен циального усилител , входы второго дифференциального усилител  подсоединены к входам первого дифференциального усилител , средний вывод вторичной обмотки трансформатора соединен с шиной нулевого потенциал

На чертеже изображена функционална  схема предложенного устройства. Оно содержит элемент гальванической разв зки, например трансформатор 1, регистр 2 сдвига, согласующий элемент 3 , дифференциальные усилители 4 и 5, формирователи 6 и 7 импульсов , одновибратор 8, шину 9 нулевого поте циала.

Устройство работает следующим образом.

Информационна  посылка, декодирование которой может осуществл тьпредлагаемое устройство/представлена , например, последовательностью из двух импульсов разной пол рности . Причем дл  1 очередность импульсов- - положительный (информационный ) , отрицательный (сдвиговый)

очередность импульсов - отдл 

рицательный (сдвиговый), положительный (информационный).

Информационные посылки через выходную обмотку трансформатора 1 поступают на входы дифференциальных усилителей 4 и 5. При этом импульсы положительной пол рности (информационные ) с амплитудой, большей порога срабатывани  усилител  4, в виде логического уровн  с выхода данного усилител  4 поступают на вход формировател  6 импульсов и на вход одновибратора 8. Сформированные (расширенные ) импульсы с выхода формировател  6 поступают на информационный вход регистра 2.

Импульсы отрицательной пол рности (сдвиговые) аналогично, мину  трансформатор 1, согласующий элемент 3, усилитель 5, через формирователь импульсов 7 поступают на вход С синхронизации регистра 2 сдвига. Операци  приема информационной последовательности состоит из следующих этапов.

Первый бит информации представлен кодом 1. Первый информационный импульс из всей последовательности,поступа  на вход одновибратора 8,снимает сигнал установки нул  на входе установки нул  регистра 2 сдвига на врем  приема всей информационной последовательности .

Параллельно после формировател  б, первый информационный сигнал устанавливает на информационном входе регистра 2 логический уровень единицы.

По переднему фронту сформированного сдвигового импульса первого бита информации, поступающего на вход

С синхронизации регистра 2 сдвига, происх одит запись единицы в первый каскад первого триггера регистра 2.

Задним фронтом сформированного сдвигового импульса осуществл етс  перезапись содержимого первого вспомогательного каскада во второй основной первого триггера регистра 2 сдвига.

В дальнейшем по переднему фронту сдвигового сигнала нар ду с приемом информации в вспомогательный каскад первого триггера регистра 2 сдвига осуществл етс  сдвиг информации в регистре 2 сдвига. Задним фронтом сдвигового сигнала происходит перезапись сдвинутой информации из вспомогательных каскадов в основные каскады триггеров регистра 2.

Прием в регистр 2 нул  происходи по переднему фронту сдвигового импульса при воздействии на вход регистра 2 сдвига логического нул . Информационный сигнал, следующий в этом случае после сдвигового, тер етс  . Длительность расширени  им формируема  формировапульсов х и 7, тел ми 6

устанавливаетс  следусоотношением: Л д4 + 1р , щим

где At(j - длительность импульсного сигнала ,поступс1ющего с выхода усилител  4 или 5;

Ч длительность паузы между импульсными сигналами одного бита;

tr. длительность паузы между информационньми посылками По окончании приема всей импульсной последовательности на выходе одновибратора 8 устанавливаетс  сигнал логической единицы, по которому происходит установка регистра 2 в нуль, устройство возвращаетс  в исходное состо ние. Симметри  половин обмоток, работающих в противофазе по отношению к средней точке вторичной обмотки трансформатора 1, приводит к устранению синфазной емкостной помехи, наводимой первичной обмоткой . При этом емкостные токи от синфазной помехи, протека  по обеим половинам вторичной обмотки трансформатора 2 к средней точке, навод т равные напр жени  противоположного направлени , компеТ сирующие друг друга.

Симметри  обмоток может быть выполнена , например, путем одновременной намотки обеих половин вторичной обмотки трансформатора 1, скрученным или параллельно уложенным проводом, секционированием обмоток с симметричным расположением секций и т.д.

В целом устройство может быть выполнено в интегральном или гибридном исполнении.

Claims (2)

1. Макет устройства, выполненный на отечественных микросхемах,позволил получить скорость передачи 1200 бит/ на двухпроводной линии св зи длиной 15 км. Устройство рекомендовано к внедре нию как составна  часть приемникапередатчика в автоматизированной сис теме управлени  дл  св зи центральной ЭВМ с абонентами по лини м АТС. Формула изобретени  Буферное запоминающее устройство содержащее регистр сдвига, выхода которого соединены с выходами устройства , и шину нулевого потенциала отличающеес  тем, что, с целью упрощени  устройства, в нег введены элемент гальванической разв зки , например трансформатор, два дифференциальных усилител , два формировател  импульсов, одновибратор и согласующий элемент, подключенный параллельно вторичной обмотк трансформатора, выводы которой соот ветственно соединены с входами первого дифференциального усилител , выходы первого и второго дифференциальных усилителей соответственно подсоединены к входам формирователей .импульсор, выходы которых соединены соответственно с информационным входом и входом синхронизации реги|стра сдвига,вход установки нул  регистра сдвига соединен с выходом одновибратора , вход которого подключен ч выходу первого дифференциального усилител , входы йторого дифференцигшьного усилител  подсоединены к входам первого дифференциального усилител , средний вывод вторичной обмотки трансформатора соединен с шиной нулевого потенциала. Источники информации , прин тые во внимание при зкспертизе 1.Авторское свидетельство СССР № 493805, кл. G 11 С 7/00, 1974.
2. 2.Саучек Б. Мини-ЭВМ в системах обработки информации. Мир, М., 1976, с. 45-47, р. 2.16 (прототип).