SU1720156A1 - Пересчетна схема в коде Фибоначчи - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  пересчета импульсов в минимальном коде Фибоначчи при Р 1 с возможностью наращивани  разр дности с любым четным числом. Цель изобретени  - повышение надежности за счет упрощени , а также расширение области применени  за Счет обеспечени  пересчета с любым четным числом разр дов. Схема содержит два триггера 2 и 3, элементы И 5 и 6. ИЛИ 7, НЕ .11. Дл  достижени  поставленной цели введены новые логические св зи. 1 табл., 1 ил.

Description

Изобретение относится к вычислительнойтехнике и может быть использовано при пересчете импульсов в минимальном Р = 1 коде Фибоначчи.

Известна пересчетная схема в коде Фибоначчи, содержащая в каждом разряде счетный триггер, элементы И и элемент ИЛИ.

Недостатком этого устройства является невозможность модульной организации счетчика.

Наиболее близким к предлагаемому является модуль пересчетной схемы в коде Фибоначчи, содержащий первый и второй К-триггеры. элемент И, элемент ИЛИ и элемент НЕ. Кроме того, он содержит третий триггер, второй элемент НЕ и обеспечивает пересчет при Р = 1.

Недостатком устройства является сложность схемы и обусловленная с ней недостаточная надежность работы, а также узкая область применения, обусловленная невозможностью пересчета с любым четным числом разрядов.

Цель изобретения - повышение надежности за счет упрощения схемы и сокращения логических связей между элементами, а также расширение области применения за счет обеспечения пересчета с любым четным числом разрядов.

Поставленная цель достигается тем, что пересчетная схема в коде Фибоначчи, содержащая выход сброса, первый и второй триггеры, входы сброса которых подключены к входу сброса пересчетной cxtMbi, счетный вход, первый и второй элементы И, первые входы которых и счетные входы первого и второго триггеров подключены к счетному входу пересчетной схемы, элемент ИЛИ, входы которого соединены с выходами Элементов И. выход переноса, подключенный к выходу элемента ИЛИ, управляющий вход и управляющий выход, элемент НЕ, вход которого соединен с управляющим входом пересчетной схемы и с вторым 1-входом второго триггера, прямой выход первого триггера соединен с первым 1-входом второго триггера и с вторым входом первого элемента И, а его инверсный выход - с управляющим выходом пересчетной схемы и с К-входом второго триггера, прямой выход второго триггера соединен с вторым входом второго элемента И, а его инверсный выход с I- и К-входами первого триггера, третий вход первого элемента И соединен с выходом элемента НЕ,

На чертеже представлена функциональная схема предлагаемой пересчетной схемы.

Пересчетная схема в коде Фибоначчи содержит вход 1 сброса, первый 2 и второй 3 триггеры, счетный вход 4, первый 5 и второй 6 элементы И, элемент ИЛИ 7, выход 8 переноса, управляющий вход 9, управляющий выход ТО и элемент НЕ 11. Вход 1 сброса соединен с входами сброса первого 2 и второго 3 триггеров, а счетный вход 9 - со счетными входами триггеров и с первыми входами первого 5 и второго 6 элементов И, выходы которых соединены с входами элемента ИЛИ 7. Прямой выход первого триггера 2 соединен с вторым входом первого элемента И 5 и с первым 1-входом второго триггера 3, а его инверсный выход - с К-входом второго триггера 3 и с управляющим выходом 10. Прямой выход второго триггера 3 соединен с вторым входом второго элемента И 6, а его инверсный выход - с I- и К-входами первого триггера 1. Управляющий вход 9 соединен с вторым 1-входом второго триггера 3 и с входом элемента НЕ 11, выход которого соединен с третьим входом первого элемента И 5, а выход элемента ИЛИ 7 - с выходом переноса 8.

Пересчетная схема в минимальных Р = 1 кодах Фибоначчи функционирует следующим образом.

Для увеличения разрядности общей схемы ряд модулей пересчетной схемы объединяются следующим образом. Выход 8 переноса каждого модуля подключается со счетным входом 4 последующего модуля, управляющий вход 9 данного модуля -,с управляющим выходом 10 последующего модуля, входы 1 сброса объединяются, а на управляющий вход 9 старшего разряда прикладывается единичный логический потенциал,

В исходном состоянии триггеры модулей находятся в нулевых состояниях. В таблице приведены коды, описывающие работу устройства.

Первый триггер 2 первого модуля находится в режиме переключения, так как на его I- и К-входах присутствует единичный логический потенциал с инверсного выхода второго триггера 3, который находится в режиме записи нуля, так как на его первом 1-входе присутствует нулевой логический потенциал с прямого выхода первого триггера 2, а на К-входе - единичный потенциал с инверсного выхода первого триггера2. По приходу первого тактового импульса на выходе пересчетной схемы, Содержащей, например, два модуля, устанавливается код 1000.

Перед поступлением второго тактового импульса триггер 2 первого модуля находится в режиме хранения, так как на его I- и

К-входах присутствует нулевой логический потенциал. Триггер 3 первого модуля находится в режиме записи единицы, так как на его 1-входах присутствуют единичные логические потенциалы с выхода триггера 2 и с управляющего входа 9. Второй тактовый импульс устанавливает на выходе общей схемы код 0100.

При поступлении третьего тактового импульса триггер 2 находится в режиме хранения, а триггер 3 -в режиме записи нуля. 10 На втором входе второго элемента И 6 присутствует логический единичный потенциал с выхода второго триггера 3. Первый триггер 2 второго модуля находится в режиме переключения, а второй триггер 3 второго .15 модуля - в режиме записи нуля, третий тактовый импульс проходит через элементы И 6, ИЛИ 7 и выход переноса 8 первого модуля поступает на счетный вход 4 второго модуля и на выходе общей схемы устанавливается код 0010.

Перед поступлением четвертого тактового импульса триггеры 2 и 3 первого модуля находятся в режимах соответственно переключения и записи нуля. Четвертый 25 тактовый импульс устанавливает на выходе общей схемы код 1010. На втором и третьем входах первого элемента И 5 первого модуля присутствуют единичные логические потенциалы соответственно с выхода первого 30 триггера 2 и с выхода элемента НЕ 11, так как на управляющем выходе 10 второго модуля присутствует нулевой логический потенциал, который поступает на управляющий вход 9 первого модуля. 35

Перед поступлением пятого тактового импульса первые триггеры 2 первого и второго модулей находятся в режиме переключения, а вторые триггеры 3 первого и второго модулей находятся соответственно в режимах хранения и записи единицы. Пятый тактовый импульс проходит через элементы И 5, ИЛИ 7 и выход переноса 8 первого модуля устанавливает на выходе общей схемы код 0001. * 45

В дальнейшем функционирование модулей пересчетной схемы аналогично описанному и режим функционирования данного модуля определяется состоянием первого триггера 2 последующего модуля.

Таким образом, построение счетчиков в минимальном Р® 1 коде Фибоначчи модулями с предлагаемой схемой позволяет обеспечивать пересчет импульсов с любым четным числом разрядов, что приводит к расширению области применения пересчетной схемы.

Claims (1)

1. Формула изобретения

   Пересчетная схема в коде Фибоначчи, содержащая вход сброса, первый и второй триггеры, входы сброса которых подключены к входу сброса пересчетной схемы, счетный вход, первый и второй элементы И, 20 первые входы которых и счетные входы первого и второго триггеров подключены к счетному входу пересчетной схемы, элемент ИЛИ, входы которых соединены с выходами элементов И, выход переноса, подключенный к выходу элемента ИЛИ, управляющий вход и управляющий выход, элемент НЕ, вход которого соединен с управляющим входом пересчетной схемы и с вторым 1-входом второго триггера, прямой выход первого триггера соединен с первым 1-входом второго триггера и с вторым входом первого элемента И, а его инверсный выход - с управляющим выходом пересчетной схемы и с К-входом второго триггера, прямой выход второго триггера соединен с вторым входом второго элемента И, а его инверсный выход с I- и К-входами первого триггера, отличающаяся тем, что, с целью повышения надежности за счет упрощения схемы и со40 кращения логических связей между элементами, а также расширения области применения путем обеспечения пересчета с любым четным числом разрядов, третий вход первого, элемента И соединен с выходом элемента НЕ.

   В-е.сл разрядов 4 3 3 л/ч ГйКТй модуль 1 модуль А О О 0 О о / О О . О 2. О О . О 3 о о / О 4 л D / О 5 О О О -f & / О О f ¥ о О Λ & О. О о' о

   Редактор 10. Середа Составитель В.Арутюнян Техред М.Моргентал Корректор О.Кундрик

   Заказ 777 Тираж Подписное

   ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., 4/5

   Производственно-издательский комбинат Патент, г. Ужгород, ул.Гагарина, 101