RU1780188C - Пересчетна схема в коде Фибоначчи - Google Patents

Abstract

Использование: в импульсной технике дл  пересчета импульсов в минимальном Р=1 коде Фибоначчи. Пересчетна  схема в коде Фибоначчи содержит вход 1 сброса, счетный вход 2, три триггера 3-5, два элемента И 6, 7, элемент ИЛИ 8, выход 9 переноса, управл ющий вход 10, управл ющий выход 11, элемент НЕ 12. Дл  достижени  поставленной цели пересчетна  схема дополнительно содержит два триггера 13,14 и новые логические св зи между триггерами. 3 ил.

Description

XI

схэ

о

00 00

/Изобретение относитс  к импульсной технике и может быть использовано дл  пересчета импульсов в минимальном коде Фибоначчи.

Известна переснетна  схема в коде Фибоначчи, содержаща  в каждом разр де счетный триггер, элементы И и элемент ИЛИ 1.

Недостатком этого устройства  вл етс  невозможность модульной организации пересчета.

Наиболее близким техническим решением к предлагаемому  вл етс  модуль пересчетной схемы в коде Фибоначчи, содержаща  вход сброса, счетный вход первый, второй и третий триггеры, входы сброса которых соединены с входом сброса пересчетной схемы , первый и второй элементы И, первые входы которых и синхровходы всех триггеров соединены со счетным входом пересчетной схемы, элемент ИЛИ, первый и второй входы которого соединены с вь ходами соответственно первого и второго элементов И, выход переноса, соединенный с выходом элемента ИЛИ. управл ющий вход, управл ющий выход, элемент НЕ, соединенный выходом со вторым входом второго элемента И, а входом - с управл ющим входом пересчетной схемы, пр мой и инверсный выходы первого триггера соединены соответственно с первыми J- и К-входами второго триггера, инверсный выход которого соединен с J- и К-входами первого триггера, пр мой и инверсный выходы второго триггера соединены соответственно с первыми J- и К-входами третьего триггера, инверсный выход которого соединен со вторыми J- и К-входами второго триггера, пр мой выход первого триггера соединен с вторым входом первого элемента И и с вторым К-входом третьего триггера, а его инверсный выход - с управл ющим выходом пересчетной схемы, пр мой выход второго триггера соединен с третьим входом второго элеглента И, а пр мой выход третьего триггера - с третьЕ-.м входом первого элемента И 2,

Недостатком этого устройства  вл етс  узка  область применени , обусловленна  невозможностью пересчета с разр дностью, кратному п ти,

Цель изобретени  - расширение области применени  за счет обеспечени  пересчета с разр дностью, кратному п ти .

Поставленна  цель достигаетс  тем, что пересчетна  схема в коде Фибоначчи , содержаща  вход сброса, счетный вход, первый, второй и третий триггеры, входы сброса которых соединены с входом сброса пересчетной схемы, первый и второй элементы И, первые входы которых и синхровходы всех триггеров соединены со счетным входом пересчетной схемы, элемент ИЛ И, первый и второй входы которого соединены с выходами соответственно первого м втсро0 го элементов И, выход переноса, соединенн ы и с выходом элемента И Л И, управл ющий вход, управл юидий выход, элемент НЕ, соединенный выходом со вторым входом второго элемента И, а входом 5 с управл ющим входом пересчетиой схемы, пр мой и инверсный выходы первого триггера соединены соответственно с первыми J-M К-входами второго триггера, инверсный выход которого соединен с J- и К-входами

0 первого триггера, пр мой и инверсный выходы второго триггера соединены соответственно с первыми J- и К-входами третьего триггера, инверсный выход которого соединен со вторыми J- и К-входами второго триггера, пр мой выход первого триггера соединен с вторым входом первого элемента И и с вторым К-входом третьего триггера, а его инверсный выход - с управл ющим выходом пересчетной схемы, пр мой вь5ход

0 второго триггера соединен с третьим входом второго элемента И, о пр мой выход третьего триггера -с третьим входом первого элемента И, дополнительно содержит четвертый и п тый JK-триггеры, причем первые J- и К-входы четвертого триггера соедин е и ы соответственно с пр мым и инверсным выходами третьего триггера, а его пр мой и инверсный выходы соответственно с первыми J- и К-входами п того триггера, инверсный выход которого соединен со вторыми J-и К-входами четвертого триггера , пр мой выход четвертого триггера соединен с четвертым входом второго элемента И, а его инверсный выход - с вторым J и третьим К-входом третьего триггера , пр мой выход п тоготриггера соединен с четвертым входом первого эле,мента И, а его второй J-вxQд - с пр мым выходом второго триггера и с третьим К-входом четвертого триггера,- второй К-вход п того триггера соединен с пр мым выходом первого триггера и с третьим J-входом четвертого триггера, а его третий К-вход - с пр мым выходом третьего триггера, третий

5 J- и К-входы п того триггера соединены с управл ющим входом пересчетной схег-1ы, а входы сброса и синхровходы- четвертого и п того триггеров соединены соответственно с входом сброса и счетным входом пересчетной схемы.

На фиг,1 представлена функциональна  схема пересчетный схемы: на фиг.2 - таблица кодов, описывающих работу устройства; на фиг.З - схема подключени  нескольких модулей дл  наращивани  разр дности пересчета.

Пересчетна  схема в коде Фибоначчи содержит вход 1 сброса, счетный вход 2, первый 3, второй 4, и третий 5 триггеры, первый 6 и второй 7 элементы И, элемент ИЛИ 8, выход переноса 9. управл ющий вход 10, управл ющий выход 11, элемент НЕ 12, четвертый 13 и п тый 14 триггеры (фиг.1).

Пересчетна  схема в минимальных кодах Фибоначчи функционирует следующим образом.

Дл  наращивани  разр дности общей схемы р д модулей пересчетной схемы (фиг.1) объедин ютс  следующим образом. Выход переноса 9 данного модул  подключаетс  к счетному входу 2 последующего модул , управл ющий вход 10 данного модул  - к управл ющему выходу 11 последующего модул  входы 1 сброса всех модулей объедин ютс , а на управл ющий вход 10 старшего модул  прикладываетс  единичный логический потенциал.

В исходном состо нии триггеры модулей наход тс  в нулевых состо ни х (фиг.1 и 2). Первый триггер 3 первого модул  находитс  в режиме переключени , так как на его J- и К-входах присутствует единичный логический потенциал с инверсного выхода второго триггера 4, который находитс  в режиме записи нул , так как на его первом J-входе присутствует потенциал логического нул , а на первом и втором К-входах - единичные логические потенциалы соответственно с инверсных выходов третьего 5 и первого 3 триггеров. Четвертый 13 и п тый 14 триггеры наход тс  в режиме хранени , так как на их первых J- и К-входах присутствуют нулевые логические потенциалы . По приходу первого тактового импульса на выходе пересчетной схемы, содержащей, например, два модул , устанавливаетс  код 10000 00000 (фиг.2), что соответствует дес тичному числу 1.

Перед поступлением второго тактового импульса первый триггер 3 первого модул  находитс  в режиме переключени , второй триггер 4 - в режиме записи единицы, так как на его J-входах присутствуют потенциалы логической единицы соответственно с

пр мого выхо,да первого тр1:ггера 3 и с инверсного выхода третьего тригге)а 5, а на втором его К-входе - нулевой логический потенциал с инверсного выхода первого

триггера 3. Третий триггер 5 находитс  в режиме записи нул , а четвертый 13 и п тый 14 триггеры - в режиме хранени . Второй, тактовый импульс устанавливает на выходе общей схемы код 01 00000000 (фиг.2), что

0 соответствует дес тичному числу 2.

Последующие тактовые импульсы привод т к формированию в первом модуле пересчетной схемы определенных кодо§, соответствующих дес тичным

5 числам р да натуральных чисел (3,4,5,.,,). Однако каждому из этих дес тичных чисел соответствуют определенные кодовые комбинации, так как разр ды п тиразр дного первого модул  имеют веса, соответствующие первым п ти числам минимальных кодов Фибоначчи (1, 2, 3, 5, 8). По поступлении дес того тактового импульса на выходе общей схемы устанавливает5 с  код 10101 00000 (фиг,2),

Разр ды п тиразр дного второго модул  пересчетной схемы имеют веса, соответствующие следующим п ти числам Фибоначчи (13, 21, 34, 55, 89). Перед поступлением одиннадцатого тактового импульса на втором, третьем и четвертом входах первого элемента И 6 присутствуют единичные логические потенциалы с пр мых выходогз соответственно первого 3, третьего 5 и п того. 14 триггеров. Первый триггер 3 первого модул  находитс  в режиме переключени , второй триггер 4 - в режиме хранени , третий триггер 5 - в режиме

0 записи нул , четвертый триггер 13 - в режиме хранени , а п тый триггер 14 в режиме записи нул . Одиннадцатый тактовый импульс проходит через элементы И 6, ИЛИ 8 и выход 9 переноса

5 первого модул  поступает на счетный вход 2 второго модул  (фиг.1). На выходе общей схемы устанавливаетс  код 00000 10000 (фиг,2).

На управл ющем выходе 11 второго

0 модул  устанавливаетс  нулевой логический потенциал, который поступает на управл ющий вход 10 первого модул .

В дальнейшем, до поступлени  дев тнадцатого тактового импульса, первый модуль функционирует аналогично с первого по восьмому тактам.

Перед поступлением дев тнадцатого тактового импульса на третьем J-входе и на четвертом К-входе п того

триггера 14 первого модул  присутствует нулевой логический потенциал с выхода элемента НЕ 12, а на втором входе второго элемента И 7 - единичный логический потенциал с управл ющего входа 10 первого модул , На третьем и четвертом входах второго элемента И 7 также присутствует единичный логический потенциале пр мых выходов соответственно второго 4 и четвертого 13 триггеров, разреша  прохождение очередного тактового импульса (фиг,1). Дев тнадцатый тактовый импульс устанавливает на выходе общей схемы код 00000 01000 (фиг,2),

В дальнейшем функционирование модулей пересчетной схемы аналогично вышеописанному и периодически повтор етс .

Режим работы данного модул  определ етс  состо нием триггера 3 первого разр да последующего модул .

Предлагаема  пересчетна  схема п.озвол ет обеспечить пересчет импульсов в минимальном коде Фибоначчи с разр дностью, кратном п ти (5, 10, 15, 20,.,.).

Claims (1)

1. Формула изобретени  Пересчетна  схема в коде Фибоначчи , содержаща  вход сброса, счетный вход, первый, второй и третий триггеры, входы сброса которых соединены с входом сброса пересчетной схемы, первый и второй элементы И, первые входы которых и синхрозходы всех триггеров соединены со счетнъ1м входом пересчетной схемы, элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно первого и второго элементов И, выход переноса, соединенный с выходом элемента ИЛИ, управл ющий вход, управл ющий выход, элемент НЕ, соединенный выходом с вторым входом второго элемента И, а входом.- с уп.рав л ющим входом пересчетной схемы, пр мой и инверсный выходы первого

   триггера соединены соответственно с первыми J- К-входами второго триггера, инверсный выход которого соединен с ,J- и К-входами первого триггера, пр мой и инверсный выходы второго триггера соединены соответствен но с первым и J-К-входами третьеготриггера, инверсный выход которого соединен с вторыми ,J и К-входами второго триггера, пр мой выход первого триггера

   соединен с вторым входом первого элемента И и с вторым К-входом третьего триггера, а его инверсный выход - с управл ющим выходом пересчетной схемы, пр мой выход второго триггера соединен с третьим входом второго элемента И, а пр мой выход третьего триггера-с третьим входом первого эле мента И,отличающа с  тем, что, с целью расширени  области применени  путем обеспечени  пересчета импульсов с

   числом разр дов кратным п ти, дополнительно содержит четвертый и п тый триггеры , причем первые J- и К-входы четвертого триггера соединены соответственно с пр мым и инверсным выходами третьего триггера , а его пр мой и инверсный выходы соответственно с первыми J- и К-входами п того триггера, инверсный выход которого соединен с вторыми J- и К-входами четвертого триггера, пр мой выход четвертого

   триггера соединен с четвертым входом второго элемента И, а его инверсный выход - с вторым J- и третьим К-входом третьего триггера , пр мой выход п того триггера соединен с четвертым входом первого элемента

   И, а его второй J-вход - с пр мым выходом второго триггера и третьим К-входом четвертоготриггера , второй К-вход п того триггера соединен с пр мым выходом первого триггера и третьим J-входом четвертого

   триггера, а его третий К-вход - с пр мым выходом третьего триггера, третий J- и четвертый К-входы п того триггера соединены с управл ющим входом пересчетной схемы, а входы сброса и синхровходы четвертого и

   п того триггеров соединены соответственно с входом сброса и счетным входом пересчетной схемы.

   Фиг. 2.

   (j