SU1718222A1 - Device for checking logical circuits - Google Patents

Device for checking logical circuits Download PDF

Info

Publication number
SU1718222A1
SU1718222A1 SU904795017A SU4795017A SU1718222A1 SU 1718222 A1 SU1718222 A1 SU 1718222A1 SU 904795017 A SU904795017 A SU 904795017A SU 4795017 A SU4795017 A SU 4795017A SU 1718222 A1 SU1718222 A1 SU 1718222A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
group
logic circuit
Prior art date
Application number
SU904795017A
Other languages
Russian (ru)
Inventor
Михаил Анатольевич Шепелев
Original Assignee
Пермский научно-исследовательский технологический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пермский научно-исследовательский технологический институт filed Critical Пермский научно-исследовательский технологический институт
Priority to SU904795017A priority Critical patent/SU1718222A1/en
Application granted granted Critical
Publication of SU1718222A1 publication Critical patent/SU1718222A1/en

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может найти применение при контроле и диагностировании управл ющих устройств промышленных роботов , станков с ЧПУ и других, функционирование которых имеет циклический характер. Целью изобретени   вл етс  расширение функциональных возможностей за счет фиксировани  информации о токе потреблени . Устройство дл  контрол  логических схем содержит датчики тока, блок вычитани , АЦП, схему сравнени , счетчик, блок оперативной пам ти, блок информации , триггеры, элементы И, ИЛИ. 1 ил.The invention relates to automation and computer technology and can be used in the monitoring and diagnostics of control devices of industrial robots, CNC machines and others whose operation is cyclical. The aim of the invention is to expand the functionality by recording information about the current consumption. A device for monitoring logic circuits contains current sensors, a subtraction unit, an A / D converter, a comparison circuit, a counter, a random access memory block, an information block, triggers, AND, OR elements. 1 il.

Description

Изобретение относитс  к автоматике и вычислительной технике и может найти применение при контроле и диагностировании управл ющих устройств промышленных роботов , станках с ЧПУ и других, функционирование которых имеет циклический характер.The invention relates to automation and computer technology and can be used in monitoring and diagnosing control devices of industrial robots, CNC machines and others whose operation is cyclical.

Цель изобретени  - расширение функциональных возможностей за счет фиксировани  информации о токе потреблени .The purpose of the invention is to expand the functionality by recording information about the current consumption.

На чертеже приведена структурна  схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит первый 1 и второй 2 датчики тока, блок 3 вычитани , аналого- цифровой преобразователь (АЦП) 4, схему 5 сравнени , счетчик 6, блок 7 оперативной пам ти, первый 8, второй 9 и третий 10 элементы И, элемент ИЛИ 11, первый 12 и второй 13 триггеры, блок 14 индикации, контролируемую логическую схему 15. Эталонна  логическа  схема (не показана) используетс  при решении задачи проверки исправности и устанавливаетс  в первом цикле работы устройства дл  контрол  логических схем на место контролируемой логической схемы 15.The device contains the first 1 and second 2 current sensors, the subtraction unit 3, the analog-digital converter (ADC) 4, the comparison circuit 5, the counter 6, the operational memory block 7, the first 8, the second 9 and the third 10 And elements, the OR element 11 , the first 12 and second 13 triggers, the display unit 14, a controlled logic circuit 15. The reference logic circuit (not shown) is used in solving the problem of checking the health and is installed in the first cycle of the device operation to control the logic circuits in place of the monitored logic circuit 15.

Устройство работает следующим образом .The device works as follows.

При проверке правильности функционировани  контролируемой логической схемы на вход признака записи устройства, т.е. на установочный вход триггера 12, подают соответствующий логический сигнал, который переводит триггер 12 в единичное состо ние . При этом элемент И 8, на один из входов которого поступает пр мой сигнал с выхода триггера 12, разрешает прохождение сигнала признака окончани  преобразовани  с выхода АЦП 4, на вход признака разрешени  записи блока 7 оперативной пам ти, а элемент И 9, на один из входов которого поступает инверсный сигнал с выхода триггера 12, запрещает прохождение сигнала с выхода АЦП 4 на вход элемента И 10. Далее по входу признака установки нул  устройства перевод т в нулевое состо ние счетчик 6 и триггер 13. Устанавливают в исходное состо ние контролируемую логиЈWhen checking the correct functioning of the monitored logic circuit, the input to the sign of the device record, i.e. To the installation input of the trigger 12, the corresponding logic signal is supplied, which translates the trigger 12 into the unit state. In this case, element 8, one of the inputs of which receives a direct signal from the output of flip-flop 12, allows the signal to sign the end of the conversion from the output of the A / D converter 4 to the input of the recording permission of the RAM block 7, and element 9 to one of the the inputs of which receives an inverse signal from the output of the trigger 12, prohibits the passage of the signal from the output of the A / D converter 4 to the input of the element 10. After the input of the installation sign, the zero of the device converts the counter 6 and the trigger 13 to the zero state. lights

СОWITH

го ю гоgo you go

ческую схему 15, после чего перевод т ее в режим рабочего функционировани . При этом датчик тока 1 и 2 измер ют токи, протекающие в шине питани  и общей шине логической схемы 15, и выдают электриче- ские сигналы в аналоговой форме, соответствующие измеренным значени м. В блоке 3 вычитани  определ етс  разность между значени ми сигналов первого 1 и второго 2 датчиков тока.A circuit 15, after which it is put into operation mode. The current sensor 1 and 2 measure the currents flowing in the power bus and the common bus of the logic circuit 15, and output electrical signals in analog form corresponding to the measured values. In block 3, the subtraction determines the difference between the values of the signals of the first 1 and second 2 current sensors.

Полученна  разность преобразуетс  в дискретную форму АЦП 4, По окончании преобразовани  АЦП 4 выдает сигнал Конец преобразовани , который через логический элемент И 8 поступает на вход разрешени  записи блока 1 оперативной пам ти. В блоке 7 записываетс  в определенные адресные  чейки, которые определ ютс  кодовой комбинацией на выходе счётчика 6, разность токов потреблени  логической схемы 15, протекающих в шине питани  и общей шины, дл  первого такта работы.The resulting difference is converted into a discrete form of the A / D converter 4. Upon completion of the conversion, the A / D converter 4 generates a conversion signal, which, through an AND 8 logic element, enters the recording resolution input of the main memory unit 1. In block 7, the specified address cells, which are determined by the code combination at the output of counter 6, the difference in current consumption of the logic circuit 15 flowing in the power bus and the common bus, are recorded for the first operation cycle.

При поступлении с выхода синхронизации контролируемой логической схемы второго импульса снова запускаетс  АЦП 4, преобразует в цифровую форму разность значений сигналов первого 1 и второго 2 датчиков тока. По окончании процесса преобразовани  блок 7 записывает в следующую  чейку пам ти полученное значение в двоичном коде. Процесс измерени  токов, протекающих в шине питани  и общей шине логической схемы 15, определени  их разности , преобразовани  в цифровую форму и записи в  чейки блока 7 оперативной пам ти продолжаетс  до поступлени  на вход сброса триггера 12 соответствующего логи- ческого сигнала.с выхода схемы 15, свидетельствующего об окончании цикла работы контролируемой схемы. Циклом работы дл  объекта контрол , например дл  систем управлени  промышленными роботами или производственным оборудованием,  вл етс  определенна  последовательность управл ющих воздействий, результатом которой  вл етс  выполнение оборудованием определенной технологической функции. По окончании цикла работы системы управлени  начинаетс  следующий цикл, аналогичный предыдущему.When the monitored logic circuit arrives from the synchronization output of the second pulse, ADC 4 is restarted, digitizing the difference between the signal values of the first 1 and second 2 current sensors. Upon completion of the conversion process, block 7 writes the resulting value in binary code to the next memory location. The process of measuring the currents flowing in the power bus and the common bus of the logic circuit 15, determining their difference, digitizing and writing to the cells of the RAM unit 7 continues until the trigger 12 of the corresponding logic signal arrives at the reset input. , indicating the end of the cycle of the controlled scheme. A work cycle for an object of control, for example, for control systems of industrial robots or production equipment, is a specific sequence of control actions, which results in the equipment performing a certain technological function. At the end of the control system cycle, the next cycle begins, similar to the previous cycle.

Таким образом, в первом цикле работы, который осуществл етс  под наблюдением оператора, происходит запись информации о функционировании объекта контрол  в виде разности токов потреблени  контролируемой логической схемы 15, протекающих в шине питани  и общей шине, в блок 7 оперативной пам ти.Thus, in the first cycle of operation, which is carried out under the supervision of the operator, information is recorded about the functioning of the control object in the form of the difference in current consumption of the controlled logic circuit 15 flowing in the power bus and the common bus into the operational memory unit 7.

По окончании первого цикла работы схемы 15 переключаетс  триггер 12 и путем подачи нулевого уровн  на вход элемента И 8 блокирует прохождение импульсов разрешени  записи с выхода АЦП 4 на вход блока 7 оперативной пам ти. Однако с инверсного выхода триггера 12 единичный сигнал поступает на вход элемента И 9 и тем самым разрешает прохождение сигнала с выхода АЦП 4 на вход элемента И 10.At the end of the first cycle of operation of the circuit 15, the trigger 12 is switched and, by applying a zero level to the input of the element 8, blocks the passage of recording resolution pulses from the output of the A / D converter 4 to the input of the RAM block 7. However, from the inverse output of the trigger 12 a single signal is fed to the input of the element And 9 and thereby allows the passage of the signal from the output of the ADC 4 to the input of the element And 10.

Во втором цикле работы объекта контрол  первый 1 и второй 2 датчики тока, блок 3 вычитани , АЦП 4 функционируют так же, как в первом цикле. Однако разность токов потреблени  в дискретном виде дл  каждого такта работы схемы 15 сравниваетс  схемой 5 сравнени  с разностью токов, записанной дл  этого же такта в первом цикле работы. При совпадении сравниваемых величин на выходе схемы 5 сравнени  нулевой уровень, который при поступлении с выхода АЦП 4 через элемент И 9 на вход элемента И 10 сигнала, свидетельствующего об окончании преобразовани  АЦП 4 и разрешающего прохождени  сигнала с выхода схемы 5 сравнени  на установочный вход триггера 13, не перебрасывает последний . При несовпадении указанных величин , свидетельствующем о нарушении правильности функционировани  объекта контрол , на выходе схемы 5 сравнени  по вл етс  единичный сигнал, который переключает триггер 13. Состо ние триггера 13 преобразуетс  в визуальную информацию в блоке 14 индикации. Сигнал с выхода триггера 13 может быть использован дл  блокировки дальнейшей работы объекта контрол .In the second cycle of operation of the test object, the first 1 and second 2 current sensors, block 3 subtraction, ADC 4 function the same as in the first cycle. However, the difference in consumption currents in a discrete form for each cycle of operation of circuit 15 is compared by comparison circuit 5 with the difference of currents recorded for the same cycle in the first cycle of operation. If the compared values at the output of the comparison circuit 5 coincide, the zero level, which, when the A / D converter 4 arrives through the AND 9 element at the input of the And 10 element, signals a signal that the conversion of the A / D converter 4 is complete and the signal passes the output from the comparison circuit 5 to the trigger input 13 , does not throw the last one. If the indicated values do not match, indicating a violation of the correct functioning of the control object, a single signal appears at the output of the comparison circuit 5, which switches the trigger 13. The trigger state 13 is converted into visual information in the display unit 14. The signal from the output of the trigger 13 can be used to block the further operation of the control object.

Проверка исправности контролируемой логической схемы 15 осуществл етс  аналогично проверке правильности функционировани . Отличительной особенностью проверки исправности  вл етс  то, что в первом цикле работы устройства на место контролируемой логической схемы 15 устанавливаетс  эталонна  логическа  схема. Таким образом, в блок 7 оперативной пам ти записываетс  информаци  об эталонных реакци х объекта контрол . По окончании первого цикла эталонна  логическа  схема замен етс  на контролируемую.The health check of the monitored logic circuit 15 is carried out in a manner similar to the validation check. A distinctive feature of the health check is that in the first cycle of operation of the device in place of the controlled logic circuit 15, the reference logic circuit is established. Thus, in block 7, the information about the standard responses of the control object is recorded. At the end of the first cycle, the reference logic circuit is replaced with a controlled one.

По вление сигнала на входе признака записи, поступающего на вход установки триггера 12, никак не соотноситс  с частотой работы контролируемой логической схемы 15. Этот сигнал по вл етс  в момент завершени  цикла работы схемы 15.The appearance of a signal at the input of the recording attribute, which enters the input of the trigger setup 12, does not correlate in any way with the frequency of the controlled logic circuit 15. This signal appears at the moment of the completion of the cycle of the circuit 15 operation.

Контролируема  схема 15 не имеет конструктивных особенностей, В блоке вычитани  вычитаютс  сигналы, пропорциональные токам , протекающим в шине питани  и общей шине схемы 15.The controlled circuit 15 has no design features. In the subtraction unit, signals proportional to the currents flowing in the power bus and the common bus of the circuit 15 are subtracted.

Средства синхронизации дл  блока вычи- тани  не предусмотрены потому, что в этом нет необходимости. Блок вычитани  работает непрерывно. Синхронизаци  с работой конт- ролируемой схемы 15 достигаетс  путем использовани  синхронизирующих импульсов, поступающих с выхода схемы 15, дл  запуска АЦП 4.Synchronization tools for the subtraction unit are not provided because it is not necessary. The subtraction unit is running continuously. Synchronization with the operation of the controlled circuit 15 is achieved by using synchronizing pulses from the output of circuit 15 to start the A / D converter 4.

Синхровыход схемы 15 можно использовать дл  решени  задач проверки исправности и проверки правильности функционировани , не выдел   внутренний генератор схемы 15 из состава контролируемой схемы, так как отсутствие генерации синхронизирующих импульсов в первом случае приведет к срабатыванию триггера 13 и индикации неисправности, а во втором, т.е. при проверке правильности функционировани , не позволит записать в блок 7 оперативной пам ти информацию о первом цикле работы контролируемой схемы 15, осуществл емой под контролем оператора.The sync output of circuit 15 can be used to solve problems of checking the health and checking the correctness of operation, without isolating the internal generator of circuit 15 from the composition of the monitored circuit, since the absence of generation of clock pulses in the first case will trigger the trigger 13 and indicate the malfunction, and in the second, t. e. when checking the correct functioning, it will not allow to write to the RAM unit 7 information about the first cycle of operation of the controlled circuit 15, carried out under the control of the operator.

Схема сравнени  представл ет собой схему сравнени  двух разр дных логических сигналов. В качестве схемы 15 сравнени  может быть использована, например, микросхема К 555 СП 1. Схема 5 сравнени  сравнивает сигналы с выходов АЦП 4 и блока 7 оперативной пам ти.The comparison circuit is a comparison circuit of two bit logic signals. As a comparison circuit 15, for example, the K 555 SP 1 microcircuit can be used. The comparison circuit 5 compares the signals from the outputs of the A / D converter 4 and the RAM unit 7.

Claims (1)

Формула изобретени Invention Formula Устройство дл  контрол  логических схем, содержащее первый и второй датчики тока, блок вычитани , аналого-цифровой преобразователь, схему сравнени , эталонную логическую схему, блок индикации, причем вход первого датчика тока  вл етс  входом устройства дл  подключени  к шине питани  контролируемой логической схемы, отличающеес  тем, что, с целью расширени  функциональных возможноA device for monitoring logic circuits containing the first and second current sensors, a subtraction unit, an analog-to-digital converter, a comparison circuit, a reference logic circuit, a display unit, the input of the first current sensor being an input of a device for connecting a monitored logic circuit to the power supply bus. the fact that, in order to expand the functional possible стей за счет фиксировани  информации о токе потреблени  в него введены два триггера , три элемента И, элемент ИЛИ, блок оперативной пам ти, вход разрешени  записи которого, а также группа адресных входов и группа информационных входов соединены соответственно с выходом первого элемента И, разр дной группой выходов счетчика, первой группой информационных входов схемы сравнени  и группой информационных входов аналого-цифрового преобразовател , информационный вход, вход признака начала преобразовани  и выход признака окончани  преобразовани  которого соединены соответственно с выходом блока вычитани , выходом самосинхронизации контролируемой логической схемы и первыми входами первого и второго элементов И, вторые входы которых подключены соответственно к пр мому и инверсному выходам первого триггера , установочный вход которого  вл етс  входом режима работы устройства, а вход сброса объединен с первым входом элемента ИЛИ и соединен с выходом признака окончани  цикла работы контролируемой логической схемы, второй вход элемента ИЛИ объединен с входом сброса второго триггера и  вл етс  входом установки нул  устройства, выход элемента ИЛИ подключен к блокирующему входу счетчика, вход второго датчика тока соединен с общей шиной контролируемой логической схемы, а выходы обоих датчиков тока-с первым и вторым входами блока вычитани , группа выходов блока оперативной пам ти подключена к второй группе входов схемы сравнени , выход Равно которой соединен с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом второго элемента И и установочным входом второго триггера, выход которого подключен к входу блока индикации.by recording the current consumption information, two triggers are entered into it, three AND elements, an OR element, a RAM block, whose recording resolution, as well as a group of address inputs and a group of information inputs, are connected respectively to the output of the first AND element, bit a group of outputs of the counter, the first group of information inputs of the comparison circuit and a group of information inputs of the analog-digital converter, information input, input of the sign of the start of conversion and output of the sign of the end of conversion whose calls are connected respectively to the output of the subtraction unit, the self-synchronization output of the controlled logic circuit and the first inputs of the first and second AND elements, the second inputs of which are connected respectively to the direct and inverse outputs of the first trigger, the setup input of which is the input of the device operation mode and the reset input combined with the first input of the OR element and connected to the output of the sign of the end of the cycle of operation of the controlled logic circuit; the second input of the OR element is combined with the reset input of the second trigger and is the device zero input, the output of the element OR is connected to the blocking input of the counter, the input of the second current sensor is connected to the common bus of the controlled logic circuit, and the outputs of both current sensors with the first and second inputs of the subtractor, the output group of the operational memory They are connected to the second group of inputs of the comparison circuit, the Output Equal to which is connected to the first input of the third element AND, the second input and output of which are connected respectively to the output of the second element AND and the installation input of the second trigger, the output of which is connected to the input of the display unit. 1one Входрежима радатыEntry mode radat
SU904795017A 1990-02-21 1990-02-21 Device for checking logical circuits SU1718222A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904795017A SU1718222A1 (en) 1990-02-21 1990-02-21 Device for checking logical circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904795017A SU1718222A1 (en) 1990-02-21 1990-02-21 Device for checking logical circuits

Publications (1)

Publication Number Publication Date
SU1718222A1 true SU1718222A1 (en) 1992-03-07

Family

ID=21498114

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904795017A SU1718222A1 (en) 1990-02-21 1990-02-21 Device for checking logical circuits

Country Status (1)

Country Link
SU (1) SU1718222A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №. 1414150, кл. G 05 В 25/02, 1986. Авторское свидетельство СССР №1297069, кл.СОбР 11/26,1985(прототип). *

Similar Documents

Publication Publication Date Title
US4099668A (en) Monitoring circuit
SU1718222A1 (en) Device for checking logical circuits
SU1236483A1 (en) Device for checking digital units
RU1833841C (en) Device for object parameter control
SU813327A1 (en) Device for testing electric and fibreoptics wiring
SU1439655A2 (en) Device for training operators
SU1672457A1 (en) Computer system monitor
RU1783480C (en) Device for scanning-type data logging of family of parameters
RU8136U1 (en) SIMULATOR IR-60-500 FOR DEBUGGING SHIP DIGITAL CONTROL SYSTEMS
SU565287A1 (en) Discrete systems controlling device
SU1520483A1 (en) Monitoring device
RU2137148C1 (en) Electronic circuit inspection device
SU1444778A1 (en) Device for automatic diagnosis of group of standard logical units
SU1725221A1 (en) Device for processing reaction of logic units
SU1363169A1 (en) Checking device
SU1596460A1 (en) Tracing a-d converter
SU1672415A1 (en) Clock period pattern-based automatic control and debugging system
SU970283A1 (en) Device for locating malfunctions in logic assemblies
SU1117640A1 (en) Device for checking discrete-type systems
SU472312A1 (en) Device to control the correctness of radio and electrical installation
SU1462325A1 (en) Device for monitoring the succession of performance of program modules
SU1298770A1 (en) Device for checking parameters
SU1413633A1 (en) Device for digital inspection of electronic circuits
SU1684757A1 (en) Logical network diagnostic device
SU706845A1 (en) Code comparator