SU970283A1

SU970283A1 - Device for locating malfunctions in logic assemblies

Info

Publication number: SU970283A1
Application number: SU813279960A
Authority: SU
Inventors: Виктор Александрович Сергеев
Original assignee: Предприятие П/Я А-3162
Priority date: 1981-04-29
Filing date: 1981-04-29
Publication date: 1982-10-30

Description

Изобретение относитс к контрольно-измерительной технике и может быть использовано дл поиска неисправностей в логических схемных плаTaXiThe invention relates to measuring technique and can be used to troubleshoot logic circuit boards.

Известна контрольно-измерительна система дл проверки сложных функциональных схем, содержаща за-: датчик тестов, пробники, блок сравнени мини-ЭВМ, блок анализа.A known instrumentation system for testing complex functional circuits, comprising a test sensor, probes, a mini-computer comparison unit, an analysis unit.

Известна система позвол ет локализоват1з неисправности в диагностируемых схемных платах по методу управл емого пробника. В процессе поиска неисправности в цифровой схеме системна программа дает указание оператору подключить пробник к очередной микросхеме на пути, ведущем к началу схемы от выходного контакта с неправильным сигналом. Тестова программа выполн етс снова и измеренный сигнал сравниваетс с ожидаемым. Таким образом можно обнаружить микросхему, имеющую пра вильные входные и неправильные выходные сигналы. К базовым данным, необходимым дл управл ющего пробником программного обеспечени , относ тс описание диагностируемойThe known system allows localization of faults in the diagnosed circuit boards according to the method of controlled probe. In the process of troubleshooting in the digital circuit, the system program instructs the operator to connect the probe to the next microcircuit on the path leading to the beginning of the circuit from the output contact with the wrong signal. The test program is executed again and the measured signal is compared with the expected one. In this way, it is possible to detect a microcircuit with correct input and incorrect output signals. The baseline data required for probe control software is the description of the diagnosed

схемы и таблица правильных реакций дл всех ее узлов 1.Schemes and table of correct reactions for all its nodes 1.

Недостатком известной системы вл етс сложность, обусловленна наличием мини-ЭВМ и необходимостью использовани р да блоков дл задани и анализа регул рных тестов.A disadvantage of the known system is the complexity caused by the presence of a mini-computer and the need to use a number of units for the task and analysis of regular tests.

Наиболее близким техническим решением к предлагаемому вл етс уст10 ройство дл поиска кратных дефектов , содержащее пробники, блок управлени , счетчик тактов, дешифратор , первый триггер, генератор псевдослучайных кодов, элемент несовпа15 дени , элемент ИЛИ, индикаторы несовпадени и индикатор исправности.The closest technical solution to the proposed invention is a device for searching for multiple defects containing probes, a control unit, a clock counter, a decoder, a first trigger, a pseudo-random code generator, a mismatch element, an OR element, a mismatch indicators, and a health indicator.

Дл работы известного устройства не требуетс составление тестовых последовательностей и расчет пра20 вильных реакций в различных точках диагностируемой схемы 2.The operation of the known device does not require the preparation of test sequences and the calculation of correct reactions at various points of the diagnosed circuit 2.

Однако процедура поиска неисправностей , реализованна в известном устройстве, требует наличие цепи на25 чального установа у всех триггеров диагностируемого блока, что значительно суживает номенклатуру диагностируемых блоков. Например, наличие в диагностируемом блоке мик30 росхем пам ти с произвольной выборкой объемом в 1 кбит требует после довательности начальной установки длиной МИНИМУМ 1024 такта работы тестера, поэтому диагностика неисправностей в подобных блоках с помощью известного устройства йе мож быть осуществлена. Отсутствие начальной установки диагностируемого и провер емого блоков приводит к неповтор юишмс результатам провер ки при перезапуске теста. . Недостатком известного устройства вл ютс ограниченные функцио нальные возможности, обусловленные тем, что это устройство не может реализовать известную методику начальной установки логических узлов , основанную на тому что если н входы двух (или более) однотипных исправных логических узлов подать одинаковые псевдослучайные коды, то эти узлы начнут функционировать причем в первое врем по-разному (.вследствие различных начальных coc то ний их триггеров к Однако через определенное число тактов работы узлов последние начинают функционировать синхронно. Это объ сн етс тем, что большинство типов триггеров и запоминающих элементов устанавливаютс в определенное состо ние через информационные и установочные входы в процессе функционировани диагностируемой схемы и специальной начальной установки не требуют. I Исключение составл ют пересчетные схемы без входов начал ной установки, которые невозможно проверить также и програм шым способом . Период времени, в течение которо го однотипные узлы в процессе функционнровани лтриход т в одинаковые со то ни , играет роль последовательности начальной установки. Число тактов в этой последовательности зависит от сложности диагностируемой схемы, от ее начального состо ни после включени питани и может Сыть достаточно,большим. В предлагаемом стенде последовательность на чальной установки диагностируег/1ых узлов содержит около 30000 тактов работы узлов , что при тактовой частоте стенда 60 кгц занимает около 0,5 с.Однако непосредственное использо вание изложенной методики в известном устройстве нереализуемо по следующей причине. Известное устройств прекращает функционирование при пер вом :«е несовпадении сигналов на пробниках после окончани периода на чальной установки. Это несовпадение сигналов может, быть продолжение Д.ПИННОЙ последовательности несовпадений (после последнего со:ападени начинающейс внутри периода начальной установки. Если диагностируемый узел содержит замкнутые контура с обратными св з ми, то за число тактов, равное числу несовпадений, сигнал, соответствующий неисправному элементу пам ти, может совершить большое число обходов по контуру с обратной св зью. Дл нахождени же неисправности в таком контуре необходимо найти такой такт, на котором неисправность только по вилась на Вьоходе неисправно го. элемент а пам ти, но еще не успела повли ть на его входные состо ни . Поиск такого такта приводит к необходимости многократного обхода контура с обратной св зью при уменьшении номеров тактов , начина от конечного такта длинной последовательности несовпадений , причем при каждом новом обходе контура, совершаемом при уменьшении номера такта, производитс полный анализ всех точек контура на совпадение. Уменьшение номеров тактов производитс до такого номера такта, когда в контуре будет обнаружен хот бы один элемент, у кото-, рого все входные состо ни исправ4 ны, а выходные нет. Следовательно, чем длиннее последовательность несовпадени после последнего совпадени , тем большее число обратных обходов необходимо совершить дл вы влени неисправности. Дл большинства диагностируемых узлов число необходимых дл диагностики обходов настолько велико, что это не позвол ет практически реализовать диагностику в сочетании с рессмотренной методикой начальной установки на известном устройстве. Цель изобретени - расширение функциональных возможностей устройства . Поставленна цель достигаетс тем/ что в устройство дл поиска неисправностей в логических, узлах, содержащее первый и второй пробники , подключенные выходами к входам первого элемента несовпадени , счетчик тактов, соединенный счетным входом с тактовым выходом блока управлени , первый командный выход которого соединен с установочными входами счетчика тактов, генератора псевдослучайных кодов и триггера останова , дешифратора, соединенного входами с выходами разр дов счетчика , т актов, выход переполнени которого соединен с нулевым входом первого триггера, с первым входом первого элемента ИЛИ и с сигнальным входом индикатора исправности-;- второй командный выход блока управлени соединен с первьи входом первого элементами, второй вход которого подключен к первому выходу дешифратора , вторые выходы дешифратора сое динены с тактовыми входами провер е мого и контрольного узлов, тактовый вход генератора псевдослучайных кодов св зан с третьим выходом дешифратора , четвертый выход которого подключен к единичному входу первого триггера, выход которого соедине с третьим входом первого элемента И выходы разр дов генератора псевдосл чайных кодов соединены с информационными входами провер емого и контрольного узлов, выходы которых подключены к входам вторых элементов несовпадени , выходы вторых элементов- несовпадени соединены с входами индикаторов несовпадений и входа ми второго элемента ИЛИ, выход кото рого св зан с четвертым входом первого элемента И, соединенного выходом с вторым входом первого элемента ИЛИ, выход которого соединен с единичным входом триггера останова , а выход триггера останова св зан с входом блокировки блока управ лени , введены третий и четвертый элементы ИЛИ, второй и третий элементы И, элемент запрета, второй триггер, счетчик, регистр, первый и второй элементы сравнени и регистр-вычитатепь , причем инверсный выход первого триггера подключен к первым входам третьего и четвертого элементов ИЛИ, выход первого элемента несовпадени соединен с первым входом третьего элемента И и с вторым входом третьего элемента ИЛИ выход которого соединен с установоч ным входом счетчика и с нулевым вхо дом второго триггера, тактовые входы второго триггера, счетчика и регистра и первый вход второго элемен та И подключены к первому выходу де шифратора, выход второго триггера соединен с вторым входом третьего элемента И, соединенного выходом с информационным входом элемента запрета и вторым входом четвертого эл мента ИЛИ, запрещающий вход элемента запрета, соединен с вторым входом второго элемента И и с третьим командным выходом блока управлени , выход четвертого элемента ИЛИ соединен с управл ющим входом регистра выход элемента запрета соединен с тактовым входом регистра-вычитател , выходы разр дов счетчика подклю чены к информационным входам регист ра и к первым входам первого элемен та сравнени , вторые входы которого соединены с выходами разр дов регис ра, выход - с единичным входом второго триггера, выходы раэр дов счет чика тактов подключены к первым вхо дам регистра-вычитател , счетный вход которого .соединен с командным выходом блока управлени , выходы разр дов регистра- вычитател св заны с вторыми входами второго элемента сравнени , выход которого подключен к третьему входу второго элемента И, соединенного выходом с третьим входом первого элемента ИЛИ, а второй командный выход блока управлени св зан с управл ю аим входом индикатора исправности. На фиг.1 приведена схема предлагаемого устройства ; на фиг.2 - схема блока управлени ; на фиг.З - временные диаграммы работы дешифратора. Устройство содержит блок 1 управлени , счетчик 2 тактов, дешифратор 3,первый триггер 4, генератор 5 севдослучайных кодов, вторые элементы 6 несовпадени , первый элемент ИЛИ 7, индикаторы 8 нес овпадений , первый элемент И 9, первый элемент ИЛИ 10, индикатор 11 исправности , триггер 12 останова, первый элемент 13 несовпадени , первый 14 и второй 15 пробники, провер емый 16 и контрольный 17 логические узлы, первые внутренние шины 18 - 35, третий 36 и четвертый 37 элементы ИЛИ, второй 38 и третий 39 элементы И, элемент 40 запрета, второй триггер 41, счетчик 42, регистр 43, первый 44 и второй 45 элементы сравнени , регистр-вычитатель 46, вторые внутренние шины 47 - 60. Блок 1 управлени содержит задгиощий тактовый генератор 61, кнопку 62, антидребезговый триггер 63, третий б4 и четвертый 65 триггеры, п тый элемент И 66, п тый элемент ИЛИ 67, переключатель 68 режимов работы. Устройство работает следующим образом . В режиме проверки определ етс содержит ли диагностируемый узел неисправности , дл чего на выходе блоч ка 1 управлени шина 22) задаетс логическа единица, а на четвертом выходе блока 1 ( шина 52) - логический нуль, запрещающий пр хождение сигналов через элемент И 38. Вначале проверки на командном выходе блока 1 управлени (шина 19) вырабатываетс импульс, сбрасывающий в нуль счетчик тактов 2, триггер 4, триггер 12 останова и устанавливгиощий в начальное состо ние генератор-: псевдослучайных кодов 5. Сброс триггера 12 останова приводит к по влению нул на входе 35 блокировки блока 1 управлени , что вызывает по вление импульсов на его тактовом выходе и на счетном входе счетчика 2 тактов. Счетчик 2 начинает счет тактовых импульсов, что вызывает по вление импульсов на выходах св занного с ним дешифратора 2. Выходные импульсы дешифратора 3 изобра1т ены на временной диагра1-1ме (фиг.З) и служат дл синхронизации как узлов Са-г.However, the fault finding procedure implemented in the known device requires the presence of a circuit of 2525 set on all triggers of the diagnosed block, which significantly narrows the nomenclature of the blocks being diagnosed. For example, the presence of a 1 kbit random memory microchip with a random sampling in the diagnosed unit requires an initial setup sequence of a minimum of 1024 tacts for the tester, therefore, diagnostics of faults in such units using a known device can be implemented. The absence of the initial installation of the unit being diagnosed and tested leads to non-repeat test results when the test is restarted. . A disadvantage of the known device is the limited functionality due to the fact that this device cannot implement the well-known method of initial installation of logical nodes, based on the fact that if the inputs of two (or more) of the same type of healthy logical nodes send the same pseudo-random codes, then these nodes they will start to function at the first time in different ways (due to different initial functions of their triggers, however, after a certain number of cycles of operation of the nodes, the latter begin to function synchronized. This is due to the fact that most types of triggers and storage elements are set to a certain state through information and installation inputs in the operation of the diagnosed circuit and special initial setup do not require. I The exception is scaling circuits without initial setup inputs, which cannot also be verified programmatically. The period of time during which nodes of the same type in the course of the operation of the interface go to the same installation sequence. The number of cycles in this sequence depends on the complexity of the circuit being diagnosed, on its initial state after power is turned on, and it can Syt be large enough. In the proposed stand, the sequence of the initial installation of the diagnostic knots / 1st nodes contains about 30,000 cycles of node operation, which takes about 0.5 s at a clock frequency of 60 kHz. However, the direct use of the method described in the known device is unrealizable for the following reason. The known device stops functioning at the first: “e mismatch of the signals on the probes after the end of the initial installation period. This mismatch of signals may be a continuation of the D.PINN sequence of mismatches (after the last co: up within the initial installation period. If the node being diagnosed contains closed loops with feedback, then in the number of ticks equal to the number of mismatches, the signal corresponding to the faulty element memory, can make a large number of round trips around the loop with feedback. To find a fault in such a loop, it is necessary to find a tact in which the fault only appeared A fault in the memory element has not yet had time to affect its input states.The search for such a clock necessitates repeated loop traversal with feedback when decreasing clock numbers, starting from the final clock of a long mismatch sequence, and each new contour traversal, performed when the cycle number is reduced, a full analysis of all points of the contour for matching is performed. The reduction of cycle numbers is performed to such a cycle number, when at least one el An item that has all input conditions is correct, but the output is not. Consequently, the longer the mismatch sequence after the last match, the greater the number of back rounds that must be performed to detect the problem. For most of the nodes being diagnosed, the number of rounds required for diagnostics is so large that it does not allow to practically implement the diagnostics in combination with the revised method of initial installation on a known device. The purpose of the invention is to expand the functionality of the device. The goal is achieved by the fact that the device for troubleshooting logical nodes contains the first and second probes connected by outputs to the inputs of the first mismatch, a clock counter connected by a counting input to a clock output of a control unit whose first command output is connected to setup inputs clock counter, pseudo-random code generator and stop trigger, decoder connected by inputs to the bits of the counter, t acts, the overflow output of which is connected to zero the first trigger of the first element OR and the signal input of the health indicator -; - the second command output of the control unit is connected to the first input of the first element, the second input of which is connected to the first output of the decoder, the second outputs of the decoder are connected to the clock inputs checked control unit, the clock input of the pseudo-random code generator is connected to the third output of the decoder, the fourth output of which is connected to the single input of the first trigger, the output of which is connected to the third The input of the first element and the outputs of the bits of the pseudo-code generator are connected to the information inputs of the tested and control nodes, the outputs of which are connected to the inputs of the second mismatch elements, the outputs of the second mismatch elements are connected to the inputs of the mismatch indicators and the inputs of the second OR element, the output of which connected to the fourth input of the first element AND connected by the output to the second input of the first element OR, the output of which is connected to the single input of the stop trigger, and the output of the trigger remains The third and fourth elements OR, the second and third elements AND, the prohibition element, the second trigger, the counter, the register, the first and second elements of the comparison, and the register-subtraction, the inverse output of the first trigger are connected to the first inputs of the third and fourth OR elements, the output of the first mismatch element is connected to the first input of the third AND element and to the second input of the third OR element whose output is connected to the installation input of the counter and to the zero input of the second trigger Pa, the clock inputs of the second trigger, the counter and the register and the first input of the second element I are connected to the first output of the encoder; the output of the second trigger is connected to the second input of the third element AND connected by the output to the information input of the prohibition element and the second input of the fourth element OR, the prohibition input of the prohibition element is connected to the second input of the second element AND, and to the third command output of the control unit, the output of the fourth element OR is connected to the control input of the register, the output of the prohibition element is connected to The new input of the register subtractor, the outputs of the counter bits are connected to the information inputs of the register and to the first inputs of the first comparison element, the second inputs of which are connected to the outputs of the register bits, the output to the single input of the second trigger, the outputs of the counters of the second cycles are connected to the first inputs of the register-reader, the counting input of which is connected to the command output of the control unit, the outputs of the bits of the register-reader are connected to the second inputs of the second reference element, the output of which is connected to the third input the second element AND connected to the output of the third input of the first OR element, and the second command output of the control unit is connected with the control input of the health indicator. Figure 1 shows the scheme of the proposed device; Fig. 2 is a control block diagram; on fig.Z - timing diagrams of the decoder. The device contains a control unit 1, a counter of 2 cycles, a decoder 3, the first trigger 4, a generator of 5 random codes, the second mismatch elements 6, the first element OR 7, the indicators 8 carried over, the first element AND 9, the first element OR 10, the health indicator 11 , trigger 12, stop, first mismatch element 13, first 14 and second 15 probes, check 16 and control 17 logical nodes, first internal buses 18 - 35, third 36 and fourth 37 elements OR, second 38 and third 39 elements AND, element 40 prohibition, second trigger 41, counter 42, register 43, the first 44 and second 45 elements of comparison, register-subtractor 46, second internal tires 47-60. Control unit 1 contains a dead clock generator 61, button 62, ratchet trigger 63, third b4 and fourth 65 triggers, fifth element I 66, p tiy element OR 67, switch 68 operating modes. The device works as follows. In the test mode, it is determined whether the diagnosed node contains malfunctions, for which the output of control block 1 is bus 22) is set to a logical unit, and at the fourth output of block 1 (bus 52) is a logical zero that prohibits the passage of signals through element 38. First checks at the command output of control unit 1 (bus 19) produces a pulse that resets the cycle counter 2, trigger 4, stop 12, and sets the generator to the initial state: pseudo-random codes 5. Reset trigger 12 causes the occurrence zero at the input 35 of the block of the control unit 1, which causes the appearance of pulses at its clock output and at the counting input of the 2 clock counter. Counter 2 starts counting the clock pulses, which causes the appearance of pulses at the outputs of the decoder 2 associated with it. The output pulses of the decoder 3 are depicted in the time diagram of the 1-1me (FIG. 3) and serve to synchronize as CA-r nodes.

мого стенда, так и провер емого контрольного) узлов. На этой диаграмме СТР-стробсигно1л стенда, вырабатываемый первым выходом дешифратора 3 и используемый дл стробировани , по шине 23 триггера 12 оста нова,второго триггера 41, счетчика 42 и регистра 43, СИ1-СИ4-синхроимпульсы , формируемые второй группой выходов дешифра,тора 3 дл синхронизации провер емого 16 и контрольного 17 узлов по шинам 24, - СДВИГ - тактирующие импульсы генератора 5 псевдослучайных кодов.both of the test bench and the tested control nodes. In this diagram, the CTP strobe signal of the stand produced by the first output of the decoder 3 and used for gating on bus 23 of the flip-flop 12, the second flip-flop 41, the counter 42 and the register 43, the SI1-SI4-sync pulses generated by the second group of the descramble outputs, the torus 3 for synchronization of the tested 16 and the control 17 nodes over the tires 24, - SHIFT - clocking pulses of the generator 5 pseudo-random codes.

Наличие импульсных сигналов на выходах дешифратора 3 приводит к периодической смене выходных кодов генератора 5 и функционированию провер емого и контрольного узлов 16 и 17.The presence of pulse signals at the outputs of the decoder 3 leads to a periodic change of the output codes of the generator 5 and the functioning of the tested and control node 16 and 17.

Проверка логических узлов устройством производитс потактно. Каждый такт проверки включает в себ смену выходного кода генератора 5 и прохождение синхроимпульсов СИ1СИ4 на тактовые входы провер емого и контрольных узлов. Рарположение стробсигналов СТР стенда по отношеНию к синхроимпульсам СИ1-Си4, как это показано на диаграмме фиг.З, позвол ет учесть все возможные неисправности в провер емом узле. Счет чик 2 тактов не только производит счет тактов проверки, но и формирует временную диаграмму сигналов внут ри ка кдого такта.The verification of logical nodes by the device is performed on a coherent basis. Each check cycle includes a change in the output code of the generator 5 and the passage of CI-S4 clock pulses to the clock inputs of the scanned and control nodes. The arrangement of the CTP strobe signals relative to CI-C4 sync pulses, as shown in the diagram of FIG. 3, makes it possible to take into account all possible faults in the tested node. The 2 tick count not only produces a check tick count, but also forms a timing diagram of signals within each tick.

Триггер 4 вырабатывает на своем выходе сигнал РЛЗРЕШЕНИЕ ПРОВЕРКИ, который по шине 27 поступает на третий вход элемента И 9. Триггер 4 устанавливаетс в единицу импульсом с четвертого выхода дешифратора 3, который формируетс спуст приблизительно 30000 тактов работы стенда с начала проверки, сброс триггера 4 осуществл етс сигналом переполне .ни счетчика 2 тактов но окончании проверки. Возможные несовпадени сигналов на выходах провер емого и контрольного узлов не могут произвести останова стенда в течение периода начальной установки узлов, поскольку третий вход элемента 9 заблокирован в это врем логическим нулем.Trigger 4 generates at its output a REFRECTION RESOLUTION signal, which via bus 27 arrives at the third input of element 9. 9. Trigger 4 is set to one pulse from the fourth output of decoder 3, which is formed after approximately 30,000 clock cycles from the beginning of the test, resetting trigger 4 It is indicated by a signal of a full counter of 2 clocks at the end of the test. Possible discrepancies between the signals at the outputs of the tested and control nodes cannot stop the stand during the period of the initial installation of the nodes, since the third input of element 9 is blocked at this time by logic zero.

Если провер емый узел 16 содержит неисправность, то по окончании периода начальной установки это прО витс : в несовпадении сигналов на какой-либо паре выходов провер емого 16 и контрольного 17 узлов. Сигнал несовпадени , сформированный соответствующим элементом несовпадени 6, поступает на соответствующий вход индикатора 8 несовпадени , а также через ИЛИ 7 на четвертый вход элемента И 9. Будучи простробированным импульсом СТР, сигнал несовпадени пройдет через элементы 9 и 10 на единичный вход триггера 12 останова, что вызовет по вление единицы на входе блокировки блока 1 управлени и прекращение поступлени TaKTOBfc)ix импульсов на счетный вход счетчика 2 тактов. В результате работа устройства прекращаетс , а по состо нию индикатора несовпадений 8 можно определить номер выхода провер емого узла 16 с неправильным выходным сигналом.If the tested node 16 contains a malfunction, then at the end of the initial installation period it is the fault: in the discrepancy of signals on any pair of outputs of the tested 16 and control 17 nodes. The mismatch signal generated by the corresponding mismatch element 6 is fed to the corresponding input of the mismatch indicator 8, as well as through OR 7 to the fourth input of the AND element 9. After being punched by a CTP pulse, the mismatch signal will pass through elements 9 and 10 to the single input of the stop trigger 12, which will cause the occurrence of the unit at the blocking input of the control block 1 and the termination of the arrival of TaKTOBfc) ix pulses to the counting input of the 2 clock counter. As a result, the operation of the device is stopped, and by the status of the mismatch indicator 8, the output number of the tested node 16 can be determined with an incorrect output signal.

Если провер емый узел 16 идентичен контрольному узлу 17, то работа устройства прекратитс по окончании проверки, когда на выходе переполнени счетчика 2 тактов сформируетс сигнал переполнени . Этот сигнал по шине 21 поступит на сигнальный вход индикатора 11 исправности , а также через элемент ИЛИ 10 на единичный вход триггера 12 остано ва, что вызовет прекращение работы стенда, по состо нию индикатора исправности 11 можно судить об исправности провер емого узла.If the tested node 16 is identical to the control node 17, the device will cease upon completion of the test, when an overflow signal is generated at the overflow output of the 2 clock counter. This signal via bus 21 will go to the signal input of the health indicator 11, as well as through the OR element 10 to the single input of the trigger 12 stop, which will cause the stand to stop working, according to the health indicator 11, we can judge the health of the tested node.

Если факт наличи неисправности в провер емом узле 16 установлен и номер неисправного выхода известен, то устройство переводитс в режим поиска и запоминани надлежащего номера такта проверки, начина с которого в дальнейшем будет производитьс поиск неисправности. В этом режиме на третьем и четвертом выходах блока 1 управлени , т.е. на шинах 22 и 52, устанавливаютс значени логических нулей. Оператор устанавливает пробники 14 и 15 на выходы провер емого 16 и контрольного 17 узлов, номер которых определ етс состо нием индикаторов несовпадений 8, после чего на командном выходе блока 1 управлени формируетс пусковой импульс и стенд отрабатывает диаграмму сигналов проверки до ее окончани таким же образом, как это описано выше. Однако в этом режиме преждевременный останов стенда Невозможен, поскольку элементы И 9 и 38 заблокирюваны нулевыми :-начени ми сигналов на шинах 22 и 52. Невозможно также срабатывание индикатора 11 исправности благодар наличию логического нул на его управл юheM входе.If the fact of the presence of a malfunction in the checked node 16 is established and the number of the malfunctioning output is known, the device is switched to the search and memorization mode of the proper test tact number, beginning with which the malfunction will be subsequently searched. In this mode, the third and fourth outputs of the control unit 1, i.e. on buses 22 and 52, the values of logical zeros are set. The operator sets the probes 14 and 15 to the outputs of the tested 16 and control 17 nodes, the number of which is determined by the status of mismatch indicators 8, after which a starting pulse is formed at the command output of the control unit 1 and the test signal diagram is worked out before it ends as described above. However, in this mode, a premature stand stopping is impossible, since elements 9 and 38 are blocked by zero values of signals on buses 22 and 52. It is also impossible for the health indicator 11 to operate due to the presence of a logical zero on its control input.

При работе стенда в режиме поиска и запоминани номера такта проверки на выходе элемента, 1. несовпадени присутствуют сигналы, представ л ющие собой последовательность несовпаде .ний входных сигналов пробников 14 и 15. Задача блока управлени перезапуском теста в этом режиме заключаетс в определении и запоминании такого номера такта проверки , в котором произошло первое несовпадение входных сигналов пробников 14 и 15 после самой длинной When the stand is in the search and memorization mode, the check cycle number at the element output, 1. mismatch, signals are present which are a sequence of mismatch of the input signals of the probes 14 and 15. The task of the test restart control unit in this mode is to determine and memorize such test cycle numbers in which the first mismatch of the input signals of the probes 14 and 15 occurred after the longest

последовательности совпадений за вркм проверки. Эта задача реализует с следующим образом. В период начальной установки благодар наличию логической единицы на шине 47, т.е. на инверсном выходе триггера 4, триггер 41 и счетчик 42 устанавливаютс в нулевое состо ние через первый выход элемента ИЛИ 36, на управл ющий вход регистра 43 через первый вход элемента ИЛИ 37 поступает логическа единица, что приводит к приему на регистр нулевого содержимого счетчика 42. По окончании периода начальной установки триггер 41 устанавливаетс в единицу сигналом с выхода первой схемы 44 сравнени , в промежутках между несовпадени ми сигналов на входах пробников 14 и 15 счетчик 42 производит счет импульсов СТР, поступающих на его тактовый вход по шине 23 с первого выхода дешифратора 3. По вление сиинала несовпадени на выходе элеьданта 13 приводит к по влению сигналов на выходе элемента39 и далее на выходах элементов 37 и 40, что вызывает прием содержимого счетчика 42 на регистр 43 и прием содержимого счетчика тактов 2 на регистр-вычитатель 46, после чего триггер 41 и счетчик 42 устанавливаютс в нулевое состо ние через второй вход элемента 36. В результате в регистре 43 записано число импульсов СТР, подсчитанных счетчиком 42 в промежутке между несовпадени ми входных сигналов пробников, а в регистре-вычитателе хранитс номер такта проверки , соответствующий перво ту несовпадению .Sequences of matches for check time. This task realizes with the following. During the initial installation due to the presence of a logical unit on the bus 47, i.e. at the inverse output of the trigger 4, the trigger 41 and the counter 42 are set to the zero state through the first output of the element OR 36, the control input of the register 43 through the first input of the element OR 37 receives a logical unit, which leads to the reception of the zero content of the counter 42 to the register. At the end of the initial setup period, the trigger 41 is set to one by a signal from the output of the first comparison circuit 44, between the mismatches of the signals at the inputs of the probes 14 and 15, the counter 42 counts the MTP pulses received at its time The second input via bus 23 from the first output of the decoder 3. The occurrence of a misalignment sininal at the output of the element 13 leads to the appearance of signals at the output of the element 39 and further at the outputs of the elements 37 and 40, which causes the contents of the counter 42 to be received by the register 43 and the contents of the clock counter are received 2 to the register-subtractor 46, after which the trigger 41 and the counter 42 are set to the zero state via the second input of the element 36. As a result, the register 43 records the number of CTP pulses counted by the counter 42 in the interval between the mismatches of input signals The digits, and the check register number corresponding to the first mismatch is stored in the register subtractor.

Точнее, в регистр-вычитатель записываетс на единицу больший номер такта, необходимость чего станет сна из последующего .изложени . За врем проверки логического узла 16 последовательность совпадений и несовпадений входных сигналов прюбников чередуютс многократно. Однако перезапись содержимого регистра 43 и регистра-вычитател 46 производитс лишь в том случае, если число им пульсов СТР,в очередной nocf.:едовательности совпадений превышает число , хран щеес ; в регистре 43. В пЕютивном случае, схема 44 сравнени не выработает выходного сигнала (поскольку число на счетчике 42 ке достигнет содержимого регистра 43, поэтому триггер 41 останетс в нулевом состо нии, что запре;тит прохождение сигнала несовпадени , через элемент И 39. Таким образом по окончании проверки в регистре- вычитателе 46 оказываетс записанным номер такта проверки с точностью до имлульса СТР, соответствующий первому несовпадению входныхMore precisely, a larger clock number is written to the register subtractor, the necessity of which will be a dream from the subsequent description. During the time of checking the logical node 16, the sequence of matches and mismatches of the input signals of the pens alternate several times. However, the contents of register 43 and register-subtractor 46 are only overwritten if the number of CTP pulses in the next nocf. The number of coincidences exceeds the number stored; in register 43. In the initial case, the comparison circuit 44 does not generate an output signal (since the number on the 42 ke counter reaches the contents of the register 43, therefore, the trigger 41 will remain in the zero state, which is blocked; the passage of the mismatch signal through the AND 39 element. After the verification in register-reader 46, the number of the check cycle, with an accuracy of C, corresponds to the first mismatch of the input

сигналов пробников, после самой длинной последовательности совпадений за врем проверки. Это обсто тельство позвол ет начать диагностику узла 16 после того, как из неисправного Зсицитного контура с наибольшей веро тностью изъ та информаци от последовательности несовпадений , предшествующей самой длинной последовательности совпадений. После того, как требуемый HONKP probe signals, after the longest sequence of matches during the test. This circumstance allows the diagnosis of node 16 to begin after the information from the sequence of mismatches preceding the longest sequence of matches is most likely to be removed from the faulty Zsicitic circuit. After HONKP Required

0 такта проверки зафиксирован, устрюйство переводитс в режимпоиска неисправностей. В этом режиме третий выход блока 1 управлени и шина 22 наход тс в состо нии логического 0 test cycle is fixed, the device is switched to the fault finding mode. In this mode, the third output of the control unit 1 and the bus 22 are in the state of logical

5 нул , а четвертый выход блока 1 и св занна с ним шина 52 - в состо нии единицы. Наличие едипицк; на шине 52 разрешает прохождение сигналов через элемент И 38 и блокирует . 5 is zero, and the fourth output of block 1 and the associated bus 52 is in the unit state. The presence of edipitsk; on the bus 52 allows the passage of signals through the element And 38 and blocks.

0 элемент 40 запрета, т.е.. запрещает прохождение сигналов на тактовый вход регистра-вычитател 46 с целью предохранени его содержимого от возможной перезаписи. Перезапуск 0 prohibition element 40, i.e., prohibits the passage of signals to the clock input of the subtractor 46 in order to protect its contents from possible rewriting. Restart

5 устройства в этом приводит к тому, что по импульсам на командном выходе блока 1 управлени из содержимого регистра-вычитател 46 вычитаетс единица, тест беспреп т0 ственно проходит до тех пор, пока содержимое счетчика 2 тактов не сравнитс схемой 45 с содержимым регистра- вычитатзл 46. При этом выходной сигнал схемы 45 сравнемик по 5 of the device in this case leads to the fact that the unit subtracts the pulses at the command output of the control unit 1 from the contents of the subtractor 46, the test passes uninterruptedly until the contents of the 2 clock counter compare with the circuit 45 to the subtractor 46 At the same time, the output signal of the circuit 45

5 шине 59 поступает на третий вход элемента И 38, и далее чепез элемент ИЛИ 10 на единичный йход триггера 12 останова, устанаБ.п1тва его в единицу и прекраща рае о .у отечца. Оператор исследует выходные сигналы 5, the bus 59 enters the third input of the element 38, and then the element OR 10 per unit of the trigger 12, stops it, sets it to one and stops it from the father. The operator examines the output signals

0 провер емого и контрольного узлов 16 и 17, номер которых определ етс состо нием индикаторов 8 несовпадений , и убеждаетс в кесовпадекии. Затем исследуютс состо ние входов 0 of the checked and control nodes 16 and 17, the number of which is determined by the state of the 8 mismatch indicators, and is convinced of the cs. The state of the inputs is then examined.

5 логических элементов в провер емом и контрольном уэлах, выходные сигналы которых не совпадают Таким образом , исследу и сравнива состо ние входов и выходов элементов диагнос0 тируемого и контрюльного узлов на пути, ведущем к началу схемы узлов от выходного контакта с неправильным сигналом, можно точно локализовать неиспрайность. Если исследуемым эле5 ментом диагностируемого узла вл етс триггер, состо ни сигналов на информационных, управл ющих или тактирующих входо1Х триггера необходимо определ ть в момент времени, пред0 шес.твующий,,по влению неправильного сигнала на его выходе, в этом случае производитс перезапуск теста, как это бъто описано выше, в результате чего прохождение теста прекращаетс 5 logic elements in the tested and control UEs, the output signals of which do not coincide. Thus, by examining and comparing the input and output state of the elements of the diagnosed and control nodes on the path leading to the beginning of the node diagram from the output contact with the wrong signal, you can accurately localize disagreement If the investigated element of the node being diagnosed is a trigger, the states of the signals at the information, control or clocking inputs of the trigger must be determined at the moment of time preceding the appearance of the wrong signal at its output, in this case the test is restarted, as described above, with the result that the passing of the test is terminated

5 в момент действи импульса СТР, номер которого в тесте на единицу мень ше номера при предыдущем пефезапуске .5 at the moment of action of the CTP pulse, whose number in the test is one less than the number during the previous pefezapusk.

Если диагностируемый узел 16 содержит замкнутый схемный контур, причем один из элементов KOHtypa содержит неисправность, то процедураIf the diagnosed node 16 contains a closed circuit circuit, and one of the elements of KOHtypa contains a fault, then the procedure

поиска такой неисправности совпадает с только что изложенной. Схема замкнутого контура об зательно содержит хот бы один триггер, поэтому однократный обход контура при исследовании его элементовпотребует как минимум одного перезапуска теста. Предположим, что исходной точкой поиска неисправности в замкнутом схемном контуре вл етс выход одного из его элементов. Однократный обход контура при исследовании его эле ментов приведет к тому, что возвращение в исходную точку поиска будет соответствовать более раннему событию в тесте. Из услови выбора момента начала поиска неисправности следует, что неправильному сигналу в исходной точке поиска предаюствовала длинна последовательности правильных сигналов, поэтому неисправность в замкнутом схемном контуре будет обнаружена за один юбход.the search for such a malfunction coincides with the one just stated. A closed loop scheme necessarily contains at least one trigger, so a single circuit traversal when examining its elements will require at least one test restart. Suppose that the starting point for troubleshooting in a closed circuit is the output of one of its elements. A single circuit traversal in the study of its elements will result in a return to the starting point of the search corresponding to an earlier event in the test. From the condition of the choice of the moment of the beginning of the search for a fault, it follows that the incorrect signal at the initial point of the search was prevented by a sequence of correct signals, so the fault in the closed circuit will be detected in one approach.

Таким образом, введение указанных элементов позвол ет совместить начальную установку на случайных кодах , при (заданном их числе с возможностью обнаружени неисправностей в замкнутых контурах с обратными св з ми , что расшир ет функциональные возможности устройства.Thus, the introduction of these elements makes it possible to combine the initial setup on random codes, with (given their number, the possibility of detecting faults in closed circuits with feedback, which expands the functionality of the device.

Claims

1. Control and measuring system for testing complex functional circuits. - Electronics, 1972,

W.21.

2. Kal vin VP, KizubV.D ,, Nikiforov S.N. Device for searching for multiple defects. - in the brochure: Technical means for searching for single and multiple defects in logical nodes of a digital computer under production conditions, l., Knowledge, 1978 (prototype).

page JJlJUrUIJLJLJlJL