SU1713095A1

SU1713095A1 - Устройство дл обнаружени изменени адреса

Info

Publication number: SU1713095A1
Application number: SU904842945A
Authority: SU
Inventors: Олег Александрович Изосимов
Original assignee: Московский Инженерно-Физический Институт
Priority date: 1990-06-21
Filing date: 1990-06-21
Publication date: 1992-02-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении устройств дл хранени и обработки информации, в частности в полупроводниковых запоминающих устройствах на основе комплементарных МДП-транзистЬ- ров. Цель изобретени - сокращение аппаратных затрат. Устройство содержит группу детекторов 1 изменени состо ни входа, схему 2 формировани выходного сигнала, первый 5 и второй 6 инверторы, датчик тока 12, компаратор 13. Указанна цель достигаетс тем, что в устройство введены св зи между выводом питани каждого детектора 1 изменени состо ни входа и входом схемы 2 формировани выходного сигнала. 1 з.п. ф-лы, 1 табл., 3 ил.

Description

W

о ю

ел

Изобретение относитс к вычислительной технике и мо)11ет быть использовано при построении устройств дл хранени и обработки информации, в частности в полупроводниковых запоминающих устройствах на основе комплементарных МДП-транзисторов .

Известен детектор изменений, содержащий первый и второй инверторы, двунаправленный ключ, триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Недостатком известного устройстваЯвл ютр большие аппаратные затраты.

Известен синхронный детектор изменений входного сигнала, содержащий первый и второй триггеры D-типа, триггер Е-типа и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Недостатком известного устройства вл ютс большие аппаратные затраты.

Наиболее близкой к изобретению вл етс схема дл обнаружени изменени адреса , содержаща группу детекторов изменени состо ни входа и схему формировани выходного сигнала, причем выходы всех детекторов изменени состо ни объединены и подключены к входу схемы фбрмировани выходного сигнала, входы всех детекторов изменени состо ни входа подключены к соответствующим входам устройства, выход схемы формировани выходного сигнала соединен с выходом устройства , каждый детектор изменени состо ни входа содержит первый и второй инверторы, выполненные на основе комплементарных МДП-транзисторов, первый и второй конденсаторы, причем первые выводы первого и второго конденсаторов соединены с выходами первого и второго инверторов соответственно, а их вторые выводы соединены с общим проводом детектора изменени состо ни входа, выходы питани первого и второго инверторов соединены с выходом питанц детектора изменени состо ни входа, общий вывод каждого инвертора соединен с общим проводом детектора изменени состо ни входа, вход первого инвертора соединен с входом детектора изменени состо ни входа, общий провод каждого детектора изменени состо ни входа соединен с общим проводом схемы формировани выходного сигнала и с общим проводом устройства , а вывод питани схемы формировани выходного сигнала соединен с выводом питани устройства. Недостатком известного устройства вл ютс большие аппаратные затраты.

Цель изобретени - сокращение аппаратных затрат.X

Поставленна цель достигаетс тем, что в устройстве дл обнаружени изменени адреса, содержащем группу детекторов изменени состо ни входа и схему формиро- вани выходного сигнала, причем выходы всех детекторов изменени состо ни входа объединены и подключены к входу схемы формировани выходного сигнала, входы всех детекторов изменени состо ни входа подключены к соответствующим входам устройства, выход схемы формировани выходного сигнала соединен с выходом устройства , каждый детектор изменени состо ни входа содержит первый и второй

5 инверторы, выполненные на основе комплементарны-х МДП-транзисторов, первый и второй конденсаторы, причем первые выводы первого и второго конденсаторов соединены с выходами первого и второго

0 инверторов соответственно, а их вторые выводы соединены с общим проводом де-. тектора изменени состо ни входа, выводы питани первого и второго инверторов соединены с выводом питани детектора

5 изменени состо ни входа, общий вывод каждого инвертора соединен с общим проводом детектора изменени состо ни входа, вход первого инвертора соединен с входом детектора изменени состо ни

0 входа, общий провод каждого детектора изменени состо ни вхрдз соединен с общим проводом схемы формировани выходного сигнала с общим проводом устройства, а вывод питани схемы формировани выходного сигнала соединен с выводом питани устройства, согласно изобретению вывод питани каждого детектора изменени состо ни входа соединен с его выходом, а в каждом детекторе изменени состо ни входа выход первого инвертора соединен с входом второго инвертора, схема формировани выходного сигнала содержит датчик тока и компаратор, причем первый вывод датчика тока соединен с входом схемы формировани выходного сигнала и входом компаратора, второй вывод датчика тока соединён с выводом питани устройства, выход компаратора соединен с выходом схемы формировани

0 выходного сигнала.

На фиг, 1 показана схема устройства дл обнаружени изменени адреса; на фиг.2 пример конкретного выполнени схемы формировани выходного сигнала: на

5 фиг.З -временные диаграммы работы устройства; где а)- логический сигнал нэ од .ном из входов устройства, б) - уровень тока на входе схемы формировани выхрдного сигнала, в) - логический сигнал на выхоДе устройства.

Устройство дл обнаружени изменени адреса (фиг. 1) содержит группу детектора 1 изменени состо ни входа и схему 2 формировани выходного сигнала, причем выходы всех детекторов 1 изменени состо ни входа o6i единены и подключены к входу схемы 2 формировани выходного сигнала, входы всех детекторов 1 изменени состо ни входа подключены к соответствующим входам 3 устройства, выход схемы 2 формировани выходного сигнала соединен с выходом 4, устройства, каждый детектор 1 из 1енени состо н 1 входа содержит первый 5 и второй 6 инверторы, выполненные на основе комплементарных МДП-транзиСторов, первый 7 и второй 8 конденсаторы, причем первые выводы первого 7 и второго 8 конденсаторов соединены с выходами первого 5.и второго 6 инверторов соответственно, а их вторые выводы соединены с общим проводом 9 детектора 1 изменени состо ни входа, выводы, питани первого .5 и второго 6 инверторов соединены с выходом 1Q питани детектора 1 изменени состо ни входа, общий вывод инверторов 5 и 6 соединен с общим проводом 9 детектора 1 изменени состо ни входа, вход первого инвертора 5 соединен с входом детектора I изменени состо ни входа, общий провод 9 каждого детектора 1 изменени состо ни входа соединен с общим проводом схемы 2 формировани выходного сигнала и с общим проводом устройства, а вывод питани схемы 2 формировани выходного сигнала соединен с выводом 11 питани устройства. Кроме того, в устройстве дл обнаружени изменени адреса выход питани 10 каждого детектора 1 изменени состо ни входа соединеНС его выходом, а в каждом детекторе 1 изменени состо ни входа выход первого инвертора 5 соединен с входом второго инвертора 6, схема 2 формировани выходного сигнала содержит датчик 12 тока и компаратор 13, причем первый вывод-Датчика 12 тока соединен t входом схемы 2 формировани выходного сигнала и входом компаратора 13, второй вывод датчика 12 тока соединен с выходом 11 питани устройства , выход компаратора 13 соединен с выходом схемы формировани выходного сигнала.

Устройство работает следующим образом .

В исходном состо нии, когда адрес не измен етс , первый 5 и второй 6 инверторы каждого детектора t изменени состо ни входа наход тс в устойчивом статическом состо нии и потребл ют ток не более 10 А на один инвертор. На выходе 4 устройства низкий логический уровень, свидетельству- ющий об отсутствии изменени адреса.

При изменении состо ни одного из входов 3 устройства первый 5 и второй б

5 инверторы соответствующего детектора 1 изменени состо ни входа переключаютс , причем один из них переключаетс из состо ни с высоким уровнем выходного напр жени в состо ние с.низким уровнемч

0 выходного напр жени , а другой - наоборот . Независимо от характера изменени входного сигнала один из конденсаторов 7 или 8 зар жаетс через верхний (р-канальный ) МДП-транзистор соответствующего

5 инвертора. Ток зар да этого конденсатора, составл ющий не менее ,- протекает через датчик 12 тока, вызывает переключение компаратора 13. При атом на выходе 4 устройства устанавливаетс высокий оги0 ческий уровень, свидетельствующий об изменении адреса.

После того, как соответствующий конденсатор полностью зар дитс , потребление тока от источника питани устройства

5 прекращаетс и компаратор 13 возвращаетс в исходное состо ние. На выходе 4 устройства устанавливаетс низкий логический уровень.

Конкретный вариант построени схемы

0 2 формировани выходного сигнала (фиг.2} содержит резистор 14 и диод 15, образующие датчик 12 тока, а также резисторы 16 и 17 и МДП-транзисторы 18-24, образующие компаратор 13. Резисторы 14,16 и 17 задают пороговый ток схемы 2 формировани выходного сигнала. Величина порогового тока I рассчитываетс по формуле

i L., R Rl6+Rl7

0 где Е - напр жение источника питани устройства ,

Ri4, Ri6, Ri7- номиналы резисторов 14, 16 и 17 соответственно.

Параметры компонентов схемы 2 формировани выходного сигнала, полученные в результате оптимизаи.ии, приведены в таблице.

При указанных значени х параметров

компонентов и напр жении источника питани устройства Е, равном5 В, пороговыйток

схемы 2 формировани выходного сигнала

составл ет 80 мкА.

Расчеты показывают, что данное уст- . оойство требует дл своей реализации 6п + 5 i 4-11 компонентов, где п -число входов 3 устройства . Известное устройство аналогичного назначени (прототип) требует дл своей реализации 8п + 3 компонентов. Таким образом , при условии , которое охватывает

все практические случаи, использование изобретени обеспечивает сокращение аппаратных затрат.

Ф о р м у л а и 3 о б р е т е и и 1 . Устройство дл обнаружени изменени адреса, содержащее группу детекторов изменени состо ни входа и схему формировани выходного сигнала, причем выходы всех детекторов изменени состо ни входа объединены и подключеК ы к входу схемы формировани выходного сигнала, входы всех детекторов изменени состо ни входа подключены к соответствующим входам устройства, выход схемы формировани выходного сигнала соединен с выходом устройства, каждый детектор изменени состо ни входа содержит первый и второй инверторы, выполненные на основе комплементарных МДП-транзисторов , первый и второй конденсаторы, причем первые выводы первого и второго конденсаторов соединены с выходами первого и второго инверторов соответственно, а их вторые выводы соединены с общим проводом детектора изменени состо ни входа, выводы питани первого и второго инверторов .соединены с выводом питани детектора изменени состо ни входа, общий вывод каждого инвертора соединен с общим проводом детектора изменени состо ни входа, вход первого инвертора соединен с входом детектора изменени состо ни входа, общий провод каждого детектора изменени состо ни входа соединен с общим проводом схемы формировани выходного сигнала и с общим проводом устройства, а вывод питани схемы форми ровани выходного Сигнала соединен с выводом питани устройства, о т ич а ю щее с тем, что, 6 целью сокращени аппарат ных зат{}дт, вь1вод питани каждого дет ктора изменени состо ни входа соединен с его выходом, а в каждом детекторе изменени состо ни входа выход первого инвертора соединен с входом второго инвертора, схема формировани выходного сигнала содержит датчик тока и компаратор, причем первый вывод датчика тока соединен с входом схемы формировани выходного сигнала и входом компаратора, второй вывод датчика тока соединен с выводом питани устройства, выход компаратора соединена: выходом схемы формировани выходного сигнала,

2. Устройство по п. 1, о т л и ч а ю щ е е с тем, что датчик тока содержит резистор и диод, причем первый вывод резистора соединен с катодом диода и первым выводом датчика тока, второй вывод резистора соединен с анодом диода и с вторым выводом датчика тока.

Claims

'Формула изобретения

1. Устройство для обнаружения изменения адреса, содержащее группу детекторов изменения состояния входа и схему формирования выходного сигнала, причем выходы всех детекторов изменения состояния входа объединены и подключены к входу схемы формирования выходного сигнала, входы всех детекторов изменения состояния входа подключены к соответствующим входам устройства, выход схемы формирования выходного сигнала соединен с выходом устройства, каждый детектор изменения состояния входа содержи! первый и второй инверторы, выполненные на основе комплементарных МДП-транзисторов, первый и второй конденсаторы, причем первые выводы первого и второго конденсаторов соединены с выходами первого и второго инверторов соответственно, а их вторые выводы соединены с общим проводом детектора изменения состояния входа, выводы питания первого и второго инверторов,соединены с выводом питания детектора изменения состояния входа, общий вывод каждого инвертора соединен с общим проводом детектора изменения состо5· яния входа, вход первого инвертора соединен с входом детектора изменения состояния входа, Общий провод каждого детектора изменения состояния входа соединен с общим проводом схемы формирования выходного сигнала и с общим проводом устройства, а вывод питания схемы формирования выходного сигнала соединен с выводом питания устройства, о т л имающее с я тем, что, с целью сокращения аппаратных затрат, вывод питания каждого детектора изменения состояния входа соединен с его выходом, а в каждом детекторе изменения состояния входа выход первого инвертора соединен с входом второго инвертора, схема формирования выходного сигнала содержит датчик тока и компаратор, причем первый вывод датчика тока соединен с входом схемы формирования выходного сигнала и входом компаратора, второй вывод датчика тока соединен с выводом питания устройства, выход компаратора соединен а выходом схемы формирования выходного сигнала.

2. Устройство по п. 1, о т л и ч а ю щ е ес я тем, что датчик тока содержит резистор и диод, причем первый вывод резистора соединен с катодом диода и первым выводом датчика тока, второй вывод резистора соединен с анодом диода и с вторым выводом датчика тока.

Транзистор Длина канала, мкм Ширина канала, мкм Резисторы Номинал, кОм 18,21 3 20 14 5,0 19,22 2,5 200 16 0,4 20 2,5 80 17 4,6 23 3 40 24 2,5 · 25

Фиг/2

Λ) ' ¹ .. /, ' —1. -ί— 1 ί——..

О 5 40 45 20 ВРЕМЯ, НС '

Фиг. 3