SU1711168A1 - Program run-time monitor - Google Patents

Program run-time monitor Download PDF

Info

Publication number
SU1711168A1
SU1711168A1 SU894672008A SU4672008A SU1711168A1 SU 1711168 A1 SU1711168 A1 SU 1711168A1 SU 894672008 A SU894672008 A SU 894672008A SU 4672008 A SU4672008 A SU 4672008A SU 1711168 A1 SU1711168 A1 SU 1711168A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
block
memory block
Prior art date
Application number
SU894672008A
Other languages
Russian (ru)
Inventor
Владимир Юрьевич Анисимов
Ильдар Хафизович Галимзянов
Андрей Валентинович Тихобаев
Александр Григорьевич Шевчик
Павел Владимирович Денисович
Original Assignee
Военная академия им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия им.Ф.Э.Дзержинского filed Critical Военная академия им.Ф.Э.Дзержинского
Priority to SU894672008A priority Critical patent/SU1711168A1/en
Application granted granted Critical
Publication of SU1711168A1 publication Critical patent/SU1711168A1/en

Links

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  хода программы в мультилрограм- мных вычислительных системах с динамически измен емым приоритетом выполнени  программы. Целью изобретени   вл етс  расширение области применени . Устройство содержит счетчик, блок элементов ИЛИ, первый, второй и третий блоки элементов И, два регистра, генератор тактовых импульсов, элемент задержки и К блоков пам ти, каждый из которых содержит триггер , второй элемент задержки, элемент ИЛИ, схему сравнени , элемент НЕ, два регистра , два элемента И. Устройство обеспечивает запоминание и восстановление оставшегос  времени выполнени  К прерванных программ. 2 ил.The invention relates to computing and can be used to control the course of a program in multi-program computing systems with a dynamically changing priority of program execution. The aim of the invention is to expand the scope. The device contains a counter, a block of OR elements, a first, second and third block of AND elements, two registers, a clock generator, a delay element and K memory blocks, each of which contains a trigger, a second delay element, an OR element, a comparison circuit, a NOT element. , two registers, two elements I. The device provides memorization and restoration of the remaining execution time To interrupted programs. 2 Il.

Description

слcl

СWITH

Изобретение относитс  к вычислительной технике и может быть использовано в мультипрограммных вычислительных системах с динамическим приоритетом выполн емых программ.The invention relates to computing and can be used in multiprogramming computer systems with dynamic priority of programs being executed.

Цель изобретени  - расширение области применени .The purpose of the invention is to expand the scope.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - структурна  схема блока пам ти.FIG. 1 shows a block diagram of the device; in fig. 2 is a block diagram of a memory block.

Устройство содержит счетчик 1, выход переполнени  которого  вл етс  выходом 2 ошибки устройства, а счетный вход соединен с генератором 3 тактовых импульсов, блок элементов ИЛИ 4, перва  группа входов которого  вл етс  группой входов 5 задани  максимального времени выполнени  программы устройства, регистр 6, группа входов которого, вл етс  группой 7 входов задани  идентификатора программы устройства , элемент 8 задержки, вход которого  вл етс  входом 9 прерываний устройства, второй и первый блоки элементов И 10 и 11, третий блок элементов И 12, первый вход которого  вл етс  входом 1.3 восстановлени  прерванных программ устройства, группу из К блоков 14-114-К,пам ти, каждыйThe device contains a counter 1, the overflow output of which is a device error output 2, and the counting input is connected to a 3 clock pulse generator, a block of elements OR 4, the first group of inputs of which is a group of inputs 5 that specify the maximum program execution time, register 6, group the inputs of which are a group of 7 inputs for setting the device program identifier, a delay element 8 whose input is an input 9 of the device interrupts, the second and first blocks of And 10 and 11 elements, the third block of And 12 elements, he first input of which is an input device 1.3 reduction interrupted program, a group of 14-114 K-K of blocks of memory, each

из которых содержит триггер 15, выход которого  вл етс  выходом 16 зан тости блока пам ти, элемент ИЛИ 17, первый и второй входы которого  вл ютс  соответственно входом 18 чтени  и входом 19 сброса блока пам ти, элемент НЕ 20, элемент задержки 21, первый элемент И 22, вторрй вход которого  вл етс  входом 23 записи блока пам ти , схему 24 сравнени , второй вход которой  вл етс  первым входом 25 идентификатора программы блока пам ти, второй элемент И 26, выход которого  вл етс  выходом 27 блока пам ти, регистры 28, 29,of which contains a trigger 15, the output of which is the output 16 of the memory block 16, the element OR 17, the first and second inputs of which are respectively the input 18 of the reading and the input 19 of the memory block reset, the element NOT 20, the delay 21, the first Element 22, the second input of which is the memory recording entry 23, comparison circuit 24, the second input of which is the first input 25 of the program identifier of the memory block, the second And 26, whose output is the output 27 of the memory, registers 28, 29,

оabout

0000

выходы которых  вл ютс  выходами 30 и 31 блока пам ти, а информационные входы  вл ютс  информационными входами 32, 33 блока пам ти. Вход 34  вл ютс  входом сброса устройства.the outputs of which are the outputs 30 and 31 of the memory block, and the information inputs are the information inputs 32, 33 of the memory block. Input 34 is a device reset input.

Устройство работает следующим образом . В начале работы устройства на вход 34 подаетс  сигнал сброса, передаваемый далее на входы 19 каждого из блоков 14. Блоки 15 пам ти сбрасываютс  в состо ние свободно . В момент запуска каждой программы в счетчик 1, использу  вход 5 и блок 4, записывают дополнительный код максимального времени ее выполнени , через вход 7 в регистр 6 заноситс  код идентификатора программы. В процессе выполнени  программы на счетный вход счетчика 1 поступает тактовые импульсы от генератора 3. Если врем  выполнени  программы превосходит максимально допустимое, на соответствующем выходе счетчика 1 формируетс  сигнал переполнени , который через выходThe device works as follows. At the beginning of the operation of the device, the reset signal is fed to the input 34, which is then transmitted to the inputs 19 of each of the blocks 14. The memory blocks 15 are reset to the free state. At the moment of launching each program, the additional code for its maximum execution time is written to counter 1, using input 5 and block 4, and the program identifier code is entered into register 6 through input 7. In the course of program execution, clock pulses from generator 3 are sent to the counting input of counter 1. If the execution time of the program exceeds the maximum allowed time, an overflow signal is generated at the corresponding output of counter 1, which through the output

2устройства поступает в систему прерывани . При мультипрограммном режиме работы возможно прерывание данной программы дл  выполнени  программ более высокого приоритета. При этом естественно , возникает необходимость сохранени  и восстановлени  кода оставшегос  времени выполнени  прерванных программ.2 devices enters the interrupt system. In multiprogramming mode, it is possible to interrupt this program to execute higher priority programs. In this case, naturally, it becomes necessary to save and restore the code of the remaining execution time of the interrupted programs.

Сигналы прерывани  поступают на вход 9 устройства и далее через элемент 8 на вход 23 блока 14-1. Кроме того, сигналы прерываний поступают на блоки 10 и 11 элементов и в этом случае с выхода регистра 6 на вход32 блока 14-1 пам ти подаетс  код, идентифицирующий прерываемую программу , а из счетчика 1 на вход 33 блока 14-1 пам ти подаетс  дополнительный код оставшегос  времени выполнени  этой программы . Таким образом, при поступлении сигнала прерывани  создаютс  услови  дл  записи идентификатора прерванной программы вблок 14-1. После записи этого кода в блок 14-1 информаци  с выходов 30 и 31 блока 14-1 подаетс  на входы 32 и 33 блока 14-2. Сигнал с выхода 16 блока 14-1 подаетс  на вход 23 блока 14-2 и инициирует перезапись информации из блока 14-1 в блок 14-2. После записи информации о прерванной программе в блок 14-2 на выходе 16 этого блока вырабатываетс  сигнал, передаваемый на вход 18 блока 14-1. Блок 14-1 переходит в состо ние свободно. Аналогичным образом информаци  о прерванной программе переписываетс  из i-ro блока пам ти в i-1-ый, при условии, что i-1-ый блок пам ти находитс  в состо нии свободно.The interrupt signals are fed to the input 9 of the device and then through the element 8 to the input 23 of the unit 14-1. In addition, the interrupt signals are sent to blocks 10 and 11 elements, and in this case, from the output of register 6 to the input 32 of memory block 14-1, a code identifying the program to be interrupted is fed, and from counter 1 to the input 33 of memory block 14-1 code of the remaining execution time of this program. Thus, when an interrupt signal is received, conditions are created for recording the identifier of the interrupted program in block 14-1. After this code is recorded in block 14-1, information from outputs 30 and 31 of block 14-1 is fed to inputs 32 and 33 of block 14-2. The signal from output 16 of block 14-1 is fed to input 23 of block 14-2 and initiates the overwriting of information from block 14-1 to block 14-2. After recording information about the interrupted program in block 14-2 at output 16 of this block, a signal is generated, which is transmitted to input 18 of block 14-1. Block 14-1 enters a free state. Similarly, the information about the interrupted program is copied from the i-ro memory block to i-1, provided that the i-1st memory block is in the free state.

3итоге информаци  о первой прерваннойThe latest information about the first interrupted

программе помещаетс  в К-ый блок пам ти, о второй прерванной программе - в К+1-ый и т.д. После записи информации о прерванной программе начинаетс  выполнениеthe program is placed in the K-th memory block, the second interrupted program is placed in K + 1st, and so on. After recording the information about the interrupted program, the execution begins.

программы вызвавшей прерывание. При этом в счетчик 1 через блок 4 вновь заноситс  дополнительный код максимально допустимого времени выполнени  программы, а через информационный вход 7 в регистр 6the program that caused the interrupt. At the same time, the additional code of the maximum permissible program execution time is again entered into the counter 1 via block 4, and through the information input 7 into the register 6

0 заноситс  код, идентифицирующий саму программу.0, a code identifying the program itself is entered.

При возвращении к обработке прерванных программ на вход 7 подаетс  код, идентифицирующий восстанавливаемуюWhen returning to the processing of interrupted programs, a code identifying the recoverable

5 программу, который записываетс  в регистр 6. Кроме того, с входа 13 подаетс  сигнал восстановлени , инициирующий передачу кода восстанавливаемой программы через блок 12 на входы 25 каждого из блоков 145, a program that is recorded in register 6. In addition, a recovery signal is sent from input 13, initiating the transmission of the code of the program being restored through block 12 to inputs 25 of each of blocks 14

0 пам ти. На выходе 27 того из блоков 14, в котором полученный код идентификатора программы совпал с хранимым кодом, вырабатываетс  дополнительный код оставшегос  времени выполнени  восстанавливаемой0 memory. At the output 27 of that of the blocks 14, in which the obtained program identifier code coincides with the stored code, an additional code of the remaining execution time being generated is generated

5 программы. Этот код через блок элементов ИЛИ 4 передаетс  на информационный вход счетчика 1. Если дополнительный код оставшегос  времени считан из i-ro блока пам ти, блок 14-i пам ти переходит в состо0  ние свободно. Если при этом i-1-ый блок пам ти группы 14 находитс  в состо нии зан то, создаютс  услови  дл  перезаписи информации из i-1-го блока пам ти в блок 14-i. После перезаписи i-1-ый блок пам ти5 programs. This code is transmitted through the block of elements OR 4 to the information input of the counter 1. If the additional code of the remaining time is read from the i-block of the memory block, the block 14-i of the memory goes into a free state. If the i-1 st memory block of group 14 is in a busy state, conditions are created for overwriting information from the i-1 th memory block to block 14-i. After rewriting the i-1st block of memory

5 переходит в состо ние свободно, а если i-2-ой блок пам ти в этот момент находитс  в состо ние зан то, информаци  из него переписываетс  в i-2-ый блок пам ти и т.д. Таким образом, информаци , хранима  в5 enters the free state, and if the i-2 st memory block is in a busy state at that moment, the information from it is copied to the i-2 nd memory block, etc. Thus, the information stored in

0 блоках 14, всегда поджимаетс , насколько0 blocks 14, always running as far as

это возможно, к К-му блоку 14-К. Во врем it is possible, to the K-th block 14-K. In time

выполнени  восстановленной программыrun the restored program

устройство работает обычным образом.The device works in the usual way.

Блок 14 пам ти работает следующимMemory unit 14 operates as follows.

5 образом. В момент запуска на вход 19 подаетс  сигнал, который, пройд  через элемент ИЛИ 17, сбрасывает триггер 15 в нулевое состо ние, что соответствует состо нию свободно блока пам ти, и разрешает за0 пись информации в регистры 28 и 29. Причем в регистр 28 записываетс  код, идентифицирующий программу, а в регистр 29 - дополнительный код оставшегос  времени выполнени  данной программы. Ин5 формаци , наход ща с  в регистрах 28, 29, может быть считана соответственно с выходов 30 и 31 блока пам ти. Сигнал, разрешающий запись, через элемент И 22, элемент 21 задержки передаетс  на вход установки триггера 15, что приводит к переключению5 way. At the time of launch, input 19 is given a signal that, having passed through the OR element 17, resets the trigger 15 to the zero state, which corresponds to the state of the free memory block, and allows writing information to the registers 28 and 29. Moreover, the register 28 records the code identifying the program, and in register 29 the additional code of the remaining execution time of the program. In5 formations located in registers 28, 29 can be read out respectively from outputs 30 and 31 of the memory block. The signal that permits recording through the element 22 and the delay element 21 is transmitted to the input of the trigger setup 15, which leads to switching

триггера в единичное состо ние. Блок пам ти переходит в состо ние зан то.trigger in one state. The memory unit goes into a busy state.

Дл  считывани  информации из блока 14 пам ти на вход 25 считываетс  код программы , который передаетс  на второй вход схемы 24 сравнени  и сравниваетс  с кодом , хран щимс  в регистре 28. При совпадении кодов сигнал с выхода компаратора поступает на второй вход элемента И 26. С выхода регистра 29 на выход 27 блока пам - ти передаетс  дополнительный код оставшегос  времени выполнени  программы, информаци  о которой хранитс  в данном блоке пам ти. Кроме того, при успешном сравнении сигнал с выхода схемы 24 посту- пает также через элемент ИЛИ 17 на вход сброса триггера 15, в результате чего данный блок пам ти переходит в состо ние свободно.To read information from memory block 14, the program code is read to input 25, which is transmitted to the second input of comparison circuit 24 and compared with the code stored in register 28. When the codes coincide, the signal from the comparator output goes to the second input of the And 26 element. The output of the register 29 to the output 27 of the memory unit is transmitted the additional code of the remaining execution time of the program, the information about which is stored in this memory unit. In addition, upon successful comparison, the signal from the output of the circuit 24 also enters through the OR element 17 to the reset input of the trigger 15, as a result of which this memory block goes into the free state.

Claims (1)

Формула изобретени Invention Formula Устройство дл  контрол  хода программ, содержащее блок элементов ИЛИ, счетчик , генератор тактовых импульсов, первцй блок элементов И, причем группа входов задани  максимального времени выполне- ни  программы устройства подключена к первой группе входов блока элементов ИЛИ, группа выходов которого соединена с группой установочных входов счетчика, счетный вход которого соединен с выходом генератора тактовых импульсов, информационный выход и выход переполнени  счетчика соединены соответственно с информационным входом первого блока элементов И и выходом ошибки устройства, отличающеес  тем, что, с целью расширени  области применени  за счет возможности контрол  длительности выполнени  программ, которые допускают из- менение приоритетов прерванных программ, в него введены второй и третий блоки элементов И, элемент задержки, регистр , группа из К-блоков пам ти. (К - количество прерванных программ), причем вход прерывани  устройства подключен к стро- бирующим входам первого и второго блоков элементов И и через элемент задержки -„к входу записи первого блока пам ти группы, вход задани  кода идентификации программы устройства соединен с информаци- онным входом регистра и информационным входом третьего блока элементов И, строби- рующий вход которого соединен с входом признака восстановлени  программы устA device for monitoring program progress, containing a block of OR elements, a counter, a clock pulse generator, the first block of AND elements, and a group of inputs specifying the maximum execution time of a device program connected to the first group of inputs of an OR block whose output group is connected to a group of installation inputs the counter, the counting input of which is connected to the output of the clock generator, the information output and the overflow output of the counter are connected respectively to the information input of the first electric unit And error output device, characterized in that, in order to expand the scope of application due to the possibility of controlling the duration of programs that allow changing priorities of interrupted programs, the second and third blocks of And elements, delay element, register, group are entered into it from K-memory blocks. (K is the number of interrupted programs), the interrupt input of the device is connected to the building inputs of the first and second blocks of elements I and through the delay element “to the recording input of the first memory block of the group, the input of setting the identification code of the program of the device is connected to the information the register input and the information input of the third block of elements I, the gate input of which is connected to the input of the sign of the restoration of the program ройства, выход регистра соединен с информационным входом второго блока элементов И, выход третьего блока элементов И соединен с первыми информационными входами блоков пам ти группы, вход начальной установки устройства соединен с входами начальной установки блоков пам ти группы, выходы первого и второго блоков пам ти группы соединены соответственно с первым и вторым информационными входами первого блока пам ти группы, выход зан тости каждого блока пам ти группы, кроме последнего, подключен к входу записи последующего блока пам ти, второй и третий информационные выходы i-ro блока пам ти группы (1-i-n) соединены с соответствующими информационными входами i+1-го блока пам ти группы, третий информационный выход i-ro блока пам ти группы соединен с соответствующим входом второй группы входов блока элементов ИЛИ, выход зан тости i-ro блока пам ти группы, кроме первого, соединен с входом чтени  i-1-го блока пам ти группы, каждый блок пам ти группы содержит элемент ИЛИ, триггер, два регистра, схему сравнени , два элемента И, элемент НЕ и элемент задержки , причем первый и второй входы элемента ИЛИ  вл ютс  соответственно входом чтени  и входом начальной установки блока пам ти, выход элемента ИЛИ подключен к нулевому входу триггера, выход которого  вл етс  выходом зан тости блока пам ти и через элемент НЕ соединен с первым входом первого элемента И, второй вход которого соединен с входом записи блока пам ти, выход первого элемента И соединен с входами записи первого и второго регистров и через элемент задержки - с единичным входом триггера, информационные входы регистров  вл ютс  соответственно вторым и третьим информационными входами блока пам ти, выходы регистров соединены соответственно с первым входом схемы сравнени  и первым входом второго элемента И и  вл ютс  первым и вторым информационными выходами блока пам ти, выход схемы сравнени  соединен с вторым входом второго элемента И и третьим входом элемента ИЛИ, второй вход схемы сравнени  и выход второго элемента И  вл ютс  соответственно первым информационным входом и третьим информационным выходом блока пам ти.The output of the register is connected to the information input of the second block of elements I, the output of the third block of elements I is connected to the first information inputs of the memory blocks of the group, the input of the initial installation of the device is connected to the inputs of the initial installation of the memory blocks of the group, the outputs of the first and second memory blocks of the group connected, respectively, to the first and second information inputs of the first memory block of the group, the occupancy output of each memory block of the group, except the last one, is connected to the recording input of the subsequent memory block, The second and third information outputs of the i-ro group memory block (1-in) are connected to the corresponding information inputs of the i + 1 group memory block, the third information output of the i-ro group memory block is connected to the corresponding input of the second group of block inputs the OR elements, the output of the i-ro memory block of the group, except the first, is connected to the read input of the i-1 group memory block, each group memory block contains the OR element, a trigger, two registers, a comparison circuit, two elements And, the element is NOT and the element of delay, with the first and second inputs the OR element is the read input and the input of the initial installation of the memory block, the output of the OR element is connected to the zero input of the trigger, the output of which is the occupancy output of the memory block and through the element is NOT connected to the first input of the first AND element, the second input of which is connected with the memory block write input, the output of the first element I is connected to the record inputs of the first and second registers, and through the delay element to the single trigger input, the information inputs of the registers are the second and third instants, respectively the formation inputs of the memory block, the outputs of the registers are connected respectively to the first input of the comparison circuit and the first input of the second element AND are the first and second information outputs of the memory block, the output of the comparison circuit is connected to the second input of the second AND element and the third input of the OR element, the second the input of the comparison circuit and the output of the second element And are respectively the first information input and the third information output of the memory block. Фиг. IFIG. I
SU894672008A 1989-04-03 1989-04-03 Program run-time monitor SU1711168A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894672008A SU1711168A1 (en) 1989-04-03 1989-04-03 Program run-time monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894672008A SU1711168A1 (en) 1989-04-03 1989-04-03 Program run-time monitor

Publications (1)

Publication Number Publication Date
SU1711168A1 true SU1711168A1 (en) 1992-02-07

Family

ID=21438608

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894672008A SU1711168A1 (en) 1989-04-03 1989-04-03 Program run-time monitor

Country Status (1)

Country Link
SU (1) SU1711168A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Кл мкин Э.Н. Схемный и тестовый контроль автоматических цифровых вычислительных машин. М.: Советское радио, 1963, с.91-92, рис.8.4. Авторское свидетельство СССР № 894713, кл. G 06 F 11 /28, 1980. *

Similar Documents

Publication Publication Date Title
SU1541619A1 (en) Device for shaping address
SU1711168A1 (en) Program run-time monitor
SU1397908A1 (en) Microprogram control device
SU1649539A1 (en) Device of microprogramm control
SU1513455A1 (en) Device for monitoring properness of execution of commands by microprocessor system
SU1527639A1 (en) Device for interfacing peripheral units and computer main line
SU1658165A1 (en) Device for interfacing information source to processor
SU1142822A1 (en) Timer
SU1304026A1 (en) Interruption device
SU1317443A1 (en) Device for debugging programs
SU1642472A1 (en) Device for checking the sequence of operatorъs actions
SU1509888A1 (en) Apparatus for priority distribution of tasks
SU1695319A1 (en) Matrix computing device
SU1183979A1 (en) Device for gathering information on processor operation
SU1596333A1 (en) Device for detecting errors in data transfer
SU1441374A1 (en) Information output device
SU1413634A1 (en) Device for interfacing digital computer with peripherals
SU1347097A1 (en) Memory with program correction
SU1425607A1 (en) Program control apparatus
SU1541618A1 (en) Device for checking program execution
SU1363210A1 (en) Signature analyser
SU1481846A1 (en) Digital information magnetic recording device
SU1615725A1 (en) Device for monitoring running of programs
SU1287237A1 (en) Buffer storage
SU1118992A1 (en) Informaion exchange device