SU1709485A1 - Цифровой электропривод посто нного тока - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть применено в тиристорных электроприводах. Целью изобретени   вл етс  повышение помехоустойчивости электропривода. Электропривод содержит цифровой регул тор скорости и тока, выполненный на базе микроэвм, блок, импульс- но-фа;зового управлени , коммутатор. При коммутации тиристоров управл емого выпр мител  возникает мощна  импульсна  помеха, но так как за счет введенного коммутатора, элементов ИЛИ, И-НЕ и соответствующего алгоритма управлени  микроЭВМ заблокирована, то сбоев в работе электропривода не происходит. 6 ил.слс

Description

Изобретение относитс  к электротехнике ч может быть применено в тиристорных электроприводах.

Целью изобретени ,  вл етс  повышение помехоустойчивости электропривода.

На фиг.1 изображен электропривод; на фиг.2 - цифровой регул тор скорости и тока; на фиг.З - алгоритм регулировани  скорости и тока; на фиг.4 - временна  диаграмма работы электропривода;:На фиг. б алгоритм обработки прерывани ; на фиг.6 - алгоритм выполнени  программы начального пуска.

Электропривод содержит Последовательно соединенные цифровой регул тор 1 скорости и тока, блок 2 импульсно-фазового управлени , коммутатор 3, блок 4 гальванической разв;4зки, .управл емый выпр м Чтель 5 и электродвигатель 6.

Датчики 7 и 8 скорости и тока и задатчик 9 скорости подключены соответственно к первому, второму и третьему аналого-цифровым преобразовател м 10, 11 и 12, выходы которых через магистраль подключены к первому входу цифрового регул тора 1 скорости и тока, второй выход которого соединен , с первыми стробирующими входами аналого-цифровых преобразователей 10,11 и 12. Вторые стробирующие входы аналогоцифровых преобразователей 10,11 и 12 подключены к третьему, четвертому, п тому выходам цифрового регул тора 1 скорости и тока. Третий вход цифрового регул тора 1 соединен с выходом первого элемента ИНЕ 13, второй вход-с выходом второго элемента И-НЕ 14, с вторым входом первого элемента И-НЕ 13 и с управл ющим входом коммутатора 3, а шестой выход цифрового регул тора 1-е вторым входом второго логического эпеменга 14. Вход синхронизации блока 2 импульсно-фазового управлени  подключен к трансформатору; 15, а выход - к входам элемента ИЛИ 16, соединенного с первым входом первого элемента И-НЕ 13 и через формирователь 17 - с первым входом второго элемента И-НЕ 14. Цифровой регул тор 1 скорости и тока может быть выполнен известным способом, например в виде однокристалльной ми|фоЭВМ (фиг.2), содержащей центральный Ироцессор 17, оперативное и посто нное запоминающие устройства 18 и 19, подключенные к магистрали 20 управлени  и к магистрали 21 адреса и данных, первый и второй порты 22 и 23 вывода и порт 24 ввода, соединенные с магистрал ми 20и 21, входы Прерывание и Сброс подключены к центральному процессс ру 1-7, а выход Чтение - к магистрали 20;

Первый выход цифрового регул тора 1 это порт 22 вывода Р1, второй выход - выход Чтение, третий, четвертый, п тый и шеетой выходы - разр ды Р24 - 27 порта 23 вывода Р2, первый вход - порт 24 ввода РО, второй вход - вход Сброс, а третий вход вход Прерывание.

Центральный процессор .17 может быть выполнен в виде арифметико-логического устройства, управл ющей пам ти, схемы управлени  вводом-выводом, регистров общего назначени , схемы нанального пуска, контроллера прерывани  и генератора тактовых импульсов и св зей между ними.

Оперативное запоминающее устройство 18 может быть выполнено известным способом, например на основе статических триггерных  чеек. Посто нное запоминающее устройство 19 может быть выполнено известным способом на основе БИС ПЗУ. Порты 22 - 24 могут быть выполнены известным способом на основе регистров с параллельной записью и шинных формирователей . Магистрали 20 - 21 выполн ютс  в виде проводных линий св зи.

Электропривод работает следующим образом.

Claims (1)

1. . В исходном состо нии на втором выходе , втором и третьем входах регул тора 1 - высокий уровень потенциала, на остальных входах и выходах регул тора 1 низкий , уровень потейциаДа. Сигнал, пропорциональный заданной скорости, поступает с задатчика 9 скорости на вход аналого-цифрового преобразовател  12, на второй стробирующий вход которого подаетс  разрешение на выдачу информации с п того выхода цифрового регул тора 1 (разр д Р2 6 порта,Р2), а на первый стробирующий вход - сигнал чтени  информации с второго выхода регул тора 1 (порт Чтение ). Выходной код аналого-цифрового п| еобразовател  12 по стробирующим сигналам поступает через магистраль на первый вход регул тора 1 (порт РО). Сигналы Датчиков 7 и 8 скорости и. тока аналогичным образом поступают через аналого-цифровые преобразователи 10 и 11 по стробирующим сигналам с третьего и четвертого выходов регул тора 1 (разр ды Р24 и Р25) и сигналу Чтение на первый вход регул тора 1 ,(пЬрт РО). Ввод данных в цифровой регул тор 1 скорости-и тока производитс  программно. Алгоритм регулировани  скорости и тока, реализуемый цифровым регул тором 1, представлен на фиг.З. Код управлени  с первого выхода регул тора 1 (порт Р1) поступает в блок 2 импульсно-фа зового управлени , на второй вход которого с трансформатора 15 подаютс  сигналы дл  синхронизации с сетью. В результате на выходах блока 2 импульсно-фазового управлени  формируютс  импульсы управлени , управл емым выпр мителем 5 (фиг.4). Эти импульсы поступают на входы коммутатора 3 и элемента ИЛИ 16. Выходной сигнал элеMeHta ИЛИ 16 подаетс  на входы элемента 13 и формировател  17. При этом на выходе элемента 14 - сигнал высокого уровн  (шестой выход регул тора 1 - нуль, выход формировател  17 - единица) на выходе элемента 13 - сигнал низкого уровн , воздействующий на третий вход регул тора 1 (вход Прерывание) и инициирующий регул тор 1 к выполнению программы прерывани  по алгоритму, представленному на фиг.5. Через врем  п , затраченное на обработку программы прерывани , регул тор 1 на шестом выходе (порт Р27) формирует сигнал высокого уровь1 , который вместе с сигналом высокого уровн , поступающим через формирователь 17, устанавливает на выходе второго элемента И-НЕ 14 низкий потенциал, воздействующий на второй вход регул тора 1 (вход Сброс) и блокирующий микроэвм. Одновременно сигнал с выхода элемента 14, воздейству  на элемент 13, устанавливает на третьем входе регул тора 1 (вход Прерывание) высокий уровень потенциала , снима  режим прерывани . Этот же сигнал включает коммутатор 3 и сигналы с его выхода передаютс  через блок 4 на управл ющие электроды тиристоров управл емого выпр мител  5, Управление тиристорами осуществл етс  импульсами 7и и (фиг. 4), происходит коммутаци  тиристоров, при этом возникает мощна  импульсна  п6меха , но так как микроЭВМ заблокирована, то сбоев в ее работе не происходит. По окончании действи  выходного импульса Гс блока импульсно-фазового управлени  выходной сигнал низкого уровн  с выхода логического элемента 16 поступает на вход формировател  17 и по вл етс  с заде ржкой TI на его выходе, устанавлива  тем самым на выходе логического элемента 14 сигнал высокого уровн , т.е. регул тор 1 разблокируетс . Суммарное врем  Ти +т|г, пока микроэвм заблокирована, выбираетс  большим времени действи  коммутационной помехи тиристоров. После прекращени  блокировки регул тор 1 приступает к выполнению программы начального пуска в соответствии с алгоритмом, представленным на фиг.б. 1УЛикроЭВМ продолжает выполнение программы управлени  до по влени  следующего импульса на выходе системы 2 импульсно-фазоврго управлени . Этот процесс повтор етс  в течение каждого цикла коммутации. Ошибка в формировании заданного угла управлени  тиристорами управл емого выпр мител  5, обусловленна  задержкой . .коммутации на врем  ri , компенсируетс  за счет посто нного опережающего фазового сдвига синхронизации при формировании импульсов блока 2 импульсно-фазового управлени . При .этом импульсы на выходе блока 2 импульсно-фазЪвого управлени  по вл ютс  с упреждением на врем , равное П. Таким образом, перевод цифрового регул тора скорости и тока, выполненного на микроэвм, в режим прерывани  и его блокировка по-ймпульсам блока 2 импульсхофазового управлени  на .врем  дейстЫ  помехи, вызываемой коммутацией тиристоров , повышает помехоустойчивость электропривода ., Формула изобретени  Цифровой электропривод посто нного трка, содержащий электродвигатель,  корна  обмотка которого подключена к выходу управл емого выпр мител , последовател. но соединенные цифровой регул тор скорости и тока к блок импульсно-фазового управлени , блок гальванической разв зки, выходом подключенный к входу управл емого выпр мител , датчик скорости, датчик  корного тока и задатчик скорости, выходы которых подключены соответственно к пер-вому , второму и третьему аналого-цифровом преобразовател м, выходы которых через магистраль данных подключены к первому входу цифрового регул тора скорости и тока , второй выход которого соединен с первымй стробирующими входами аналого-цифровых преобразователей, вторые стробирующие входы которых подключены соответственно к третьему, четвертому и п тому выходам цифрового регул тора скорости и тока, вход ринхронизации блока имп ульсно-фазового управлени  соединен с вторичной обмоткой трансформатора , первична  обмотка которого соединена с выводами, предназначенными дл  подключени  к источнику питани , отличающийс  reiM, что, с целью повышени  помехоустойчивости, в него введены коммутатор , два логический элемента И-НЕ, формирователь импульсов и логический элемент ИЛИ, входом подключенный к выходу блока импульсно-фазового управлени , а выходом - к первому входу первого логического элемента И-НЕ и к входу формировател  импульсов, выход которого соединен с первым входом второго логического элемента И-НЕ, выход которого соединен с вторым входом цифрового регул тора скорости и тока, вторым входом первого логического элемента И-НЕ и с управл ющим входом коммутатора, подключенным между выходом блока импульсно-фазового управлени  и блоком гальванической разв зки, второй вход второго логического элемента И-НЕ соединен с шестым выходом цифрового регул тора скорости и тока, третий вход которого соединен, с выходом первого логического элемента ИтНЕ.

   Фиг. I