SU1693601A1 - Конвейерное вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к выполнению арифметических операций в высокопроиз .1-l-J-I.I I I А 1Л Ifl . «, № {№Щт1ҐгР ь, SL -ЈЈ водительных многорегистровых вычислительных устройствах Целью изобретени   вл етс  расширение функциональных возможностей конвейерного устройства за счет обеспечени  возможности выполнени  операции делени  в кодщ золотой .-пропорции . С помощью устройства осуществл етс  в неавтономном режиме вычислени  суммирование двоичных кодов, Г-кодов Фибоначчи , золотых i-кодов, а также деление золотых -кодов. Конвейерное вычислительное устройство в каждом разр де содержит два регистра 1 и 23. одноразр дный двоичный сумматор 4, шифратор 5, элементы ИЛИ 8, 14-17, 21, элементы И 2. 3, 6, 7. 9-13, 18-20, 24,25 и один элемент НЕ 22. 1 ил. S., О о CJ о а

Description

Изобретение относитс  к вычислительной технике, в частности к выполнению арифметических операций в высокопроизводительных многорегистровых вычислительных устройствах.

Цель изобретени  - расширение функциональных возможностей конвейерного вычислительного устройства за счет обеспечени  возможности выполнени  операции делени  в коде золотой 1-пропорции.

На чертеже представлена функциональна  схема разр да конвейерного вычислительного устройства.

Конвейерное вычислительное устройство содержит п+10 разр дов. Каждый разр д конвейерного вычислительного устройства состоит из первого регистра 1, входы 11 и 12 первого и второго разр дов которого соединены соответственно с входами ak и bk разр дов первого и второго операндов конвейерного вычислительного устройства, входы 1зи 14третьего и четвертого разр дов первого регистра 1 соединены с первыми и вторыми входами Pk и Pk-1 переноса данного разр да конвейерного вычислительного устройства, входы 1s и 1е п того и шестого разр дов первого регистра 1 соединены с первым и вторым входами Sk-iK , Sk-2K л промежуточных сумм данного разр да конвейерного вычислительного устройства, вход 1т седьмого разр да первого регистра 1 соединен с первым входом fli признака кода операции разр да конвейерного вычислительного устройства, входы 1в, 1э и 1 ю восьмого, дев того и дес того разр дов первого регистра 1 соединены соответственно с первым, вторым, третьим входами Sk-з, Sk-4, Sk-5 сумм разр да конвейерного вычислительного устройства, вход 1ц одиннадцатого разр да первого регистра 1 соединен с вторым входом П2 признака кода операции разр да конвейерного вычислительного устройства, вход 1i2 двенадцатого разр да первого регистра 1 соединен с выходом Sk+1 суммы последующего седьмого по счету, начина  с данного разр да конвейерного вычислительного устройства, входы 1i3, 114 тринадцатого , четырнадцатого разр дов первого регистра 1 соединены соответственно с первым и вторым входами Си и С2 знаков суммы разр да конвейерного вычислительного устройства, дев тый 2 и дес тый 3 элементы И, одноразр дный двоичный сумматор 4, шифратор 5 промежуточных сумм, четвертый 6 и первый 7 элементы И, первый элемент ИЛИ 8, п тый 9, третий 10, второй 11, шестой 12 и седьмой 13 элементы И, второй 14, третий 15, четвертый 16 и п тый 17 элементы ИЛИ, одиннадцатый 18, восьмой 19 и двенадцатый 20 знамен ты j/l

шестой элемент ИЛИ 21, элемент НЕ 22, второй регистр 23, тринадцатый 24 и четырнадцатый 25 элементы И, выход суммы данного разр да конвейерного вычислмтельного устройства соединен с входом двенадцатого разр да первого регистра 1 предыдущего седьмого по счету, начина  с данного разр да конвейерного вычислительного устройства, выход суммы седьмого

разр да конвейерного вычислительного устройства соединен с первым входом переноса и с первым входом знака суммы первого разр да конвейерного вычислительного устройства, выход суммы восьмого

разр да конвейерного вычислительного устройства соединен с вторым входом знака суммы второго разр да конвейерного вычислительного устройства, выход шестого элемента ИЛИ 21 второго разр да конвейерного вычислительного устройства соединен с выходом разр да частного конвейерного вычислительного устройства. Устройство может выполн ть, кроме поразр дного суммировани  чисел, представленных в двоичном коде, коде золотой 1-пропорции или 1-коде Фибоначчи, также деление в коде золотой 1-пропорции.

Деление в коде золотой 1-пропорции выполн етс  в устройстве в пр мом коде

без восстановлени  остатка по следующему правилу. 1. Вычесть из делимого делитель, Если результат отрицателен, то старша  цифра частного (с весом ои0) равна нулю. Если результат положителен или равен нулю , то старша  цифра частного равна единице . Полученна  разность есть первый остаток. 2. Увеличить предыдущий остаток в «1 раз, 3. Если предыдущий остаток отрицателен , то добавить делитель, умноженный

на а , если положителен или равен нулю, - вычесть делитель. При этом образуетс  очередной остаток, знак которого определ ет очередную цифру частного по правилам, аналогичным по пункту 1. При этом делитель

должен быть нормализован.

Вычитание делител  осуществл етс  с помощью прибавлени  дополнительного кода отрицательного значени  делител . В этом случае признаком положительного или

равного нулю числа  вл етс  равенство друг другу обоих знаковых разр дов. При сдвиге . числа (остатка), представленного в дополнительном коде, влево на один разр д старший знаковый разр д (тер емый при сдвиге)

должен прибавл тьс  к разр ду с весом си0. Справа к коду приписываетс  нуль. В устройстве прибавление старшего знакового разр да осуществл етс  одновременно со сложением делител  и остатка.

Конвейерное вычислительное устройство работает Следующим образом,

На входы ГН и Па первого разр да устройства подаютс  управл ющие сигналы, задающие режим работы устройства при обработке данной пары операндов. Если Г11П2 11, то выполн тс  суммирование двоичных кодов (АдВ + ВдВ), если ГЬПа 01, то выполн етс  суммирование кодов золотой I- пропорции или 1-кодов Фибоначчи (Аэ + В3), если ГНГ12 00, выполн етс  суммирование остатка, поступающего по цепи обратной св зи, с положительным (умноженным на ) или отрицательным (в зависимости от знака Ci, €2 остатка) значением делител .

Таким образом, если начинаетс  выполнение операции делени , на входы первого

регистра 1 устройства ak (к 1,2, 3п +10)

подаетс  делимое, на входы первого регистра 1 устройства bk (к 1, 2, 3 п + 10)

подаетс  дополнительный код отрицательного значени  делител , а на управл ющие входы ПчП2 подаетс  код операции суммировани  кодов золотой 1-пропорции ГИП2 01. Одновременно на входы 5k и bk-1 второго регистра 23 устройства подаютс  соот- ветственно дополнительный код отрицательного значени  делител  и положительное значение сдвинутого вправо на один разр д делител . На тактовые входы первого регистра 1 синхронизирующие сигналы подаютс  посто нно, на тактовые входы второго регистра 23 - только тогда, когда начинаетс  выполнение новой операции делени  и на его информационные входы подаютс  цифры делител . При продолжении выполнени  операции делени  на каждом седьмом такте работы конвейера на управл ющие входы ГНПг устройства должны подаватьс  сигналы ГНП2 00, при этом происходит суммирование очередного остатка от делени , поступающего (со сдвигом влево на один разр д) по цепи обратной св зи, с отрицательным значением делител  (если знаки этого остатка Ci Са) или с положительным значением делител  (если Ci 02), а также суммируетс  со старшим знаковым разр дом Ci, который подаетс  на первый вход pk(k 1) переноса первого разр да устройства (тем самым осуществл етс  коррекци  при сдвиге остатка).

Таким образом, в первом разр де устройства фактически производитс  коррекци , так как на входы ak, bk-1. bk операндов подаютс  нули, а суммируютс  только старший разр д суммы, поданный на первый вход pk(k 1) переноса, и этот же старший разр д суммы, поступивший на вход Sk+1 по цепи обратной св зи. При выполнении операции делени  конвейерное вычислительное устройство занимает каждый седьмой такт, поэтому в промежутке между этими тактами устройство может выполн ть операции суммировани .

При выполнении операции делени  операнды подаютс  начина  с второго разр да устройства, при выполнении остальных операций - начина  с первого разр да устройства .

0 Дл  примера рассмотрим работу к-го

(k 1, 2, 3п+10) разр да конвейерного

вычислительного устройства.

Пусть на f-м такте осуществл етс  прием k-x разр дов операндов А и В на входы

5 ak и bk первого и второго разр дов первого регистра 1 (если выполн етс  операци  суммировани ) или k-1-x разр дов операндов А и В на входы ak и bk первого и второго разр дов первого регистра 1, а также раэр 0 дов bk-1 и bk-2 делител  на входы первого и второго разр дов второго регистра 23 (если начинаетс  операци  делени ).

Кроме того, тактирование второго регистра 23 осуществл етс  только тогда, когда

5 начинаетс  выполнение новой операции делени . Одновременно из предыдущего k-1- го разр да устройства на выходе с третьего по одиннадцатый первого регистра 1 поступают соответственно перенос из k-2-го раз0 р да в k-й разр д рь перенос из (к-1)-го разр да в к-М-й разр д pk-м, двз разр да промежуточной суммы Sk-ik , Sk-2 1, первый управл ющий сигнал Hi, разр ды суммы Sk-з, Sk-4, Sk-5, второй управл ющий

5 сигнал П2, из последующего k+6-rx разр да устройства на вход двенадцатого разр да первого регистра 1 поступает разр д суммы Sk-t-1, из предыдущего k-1-ro разр да устройства на входы тринадцатого и четырнадца0 того разр дов первого регистра 1 поступают разр ды знаков суммы Ci и С2.

В зависимости от сигналов Пч и П2 на входы одноразр дного двоичного сумматора 4 через четвертый 16 и п тый 17 элементы

5 ИЛИ поступают либо ak и bk (П2 1. т. е. производитс  операци  суммировани  или начинаетс  операци  делени ), либо Sk-1 (разр д остатка) и разр д делител  (П2 О, т. е. производитс  операци  делени ). Фор0 жирование разр да делител  происходит в зависимости от цифр знаков суммы CiC2 посредством выбора одного из разр дов делимого bk-2 или Ьы, хран щихс  во втором регистре 23, с помощью восьмого 19, две5 надцатого 20, тринадцатого 24, четырнадцатого 25 элементов И, шестого элемента ИЛИ 21 и элемента НЕ 22. При этом если Ci С2, выбираетс  разр д дополнительного кода отрицательного значени  делител  В, если Ci f C2, то выбираетс  разр д Bk-2

умноженного на аГ1 положительного значени  делител  В. В свою очередь, остаток в каждом такте делени  сдвигаетс  на один разр д влево по конвейерному вычислительному устройству с помощью обратной св зи, соедин ющей выход суммы (k+6)-ro разр да устройства с входом Sk-1 данного k-ro разр да устройства.

После выбора слагаемых осуществл етс  суммирование либо в золотом 1-коде или l-коде Фибоначчи (ГН 0), либо в двоичном коде (Di 1). Если ГИ 1, то выход суммы Ck однозар дного ., двоичного сумматора 4 Преходит через четвертый элемент И 6 и третий элемент ИЛИ 15 и поступает на выход суммы k-ro, разр да устройства, аналогично выход переноса hk одноразр дного двоичного сумматора 4 через первый элемент И 7 и первый элемент ИЛИ 8 поступает на первый вход переноса следующего kt1-ro разр да устройства. Если происходит суммирование в избыточном коде (ГН 0), то вычисленные в одноразр дном двоичном сумматоре 4 разр ды суммы Ск и переноса nk, а также разр ды промежуточной суммы Sk-1 , Sk-2k1 из п того и шестого разр дов первого регистра 1 поступают на шифратор 5 промежуточных сумм, где формируетс  перенос в k+2-й разр д pk+2 и разр ды суммы Skk, Sk-ik, Sk-2. В то же врем  с помощью второго 11, шестого 12 и седьмого элементов И и второго элемента ИЛИ 14 производитс , если это возможно, свертка разр дов суммы Sk-5, Sk-4, Sk-з (набор 011 замен етс  набором 100), поступающих из восьмого, дев того и дес того разр дов первого регистра 1. Через третий элемент И 10 и третий элемент ИЛИ 15 полученный результат проходит на выход суммы k-ro разр да конвейерного вычислительного устройства.

Аналогично формируетс  первый перенос в последующий k-И-й разр д устройства с помощью п того элемента И 9 и первого элемента ИЛИ 8. На k-И-м такте содержимое узлов k-ro разр да конвейерного вычислительного устройства передаетс  на соответствующие входы k+1-го разр да конвейерного вычислительного устройства, а именно разр д переноса с выхода первого элемента ИЛИ 8 подаетс  на первый вход переноса k+1-го разр да устройства, информаци  с выходов шифратора 5 промежуточных сумм передаетс  соответственно на второй выход переноса, первый и второй входы промежуточных сумм, первый вход суммы k+1-го разр да устройства, пр мой выход седьмого разр да первого регистра 1 соединен с первым управл ющим входом k+1-го разр да устройства, с выходов шестого и седьмого элементов И 12 и 13 информаци  поступает на второй и третий входы сумм k+1-rvo разр да устройства, пр мой выход одиннадцатого разр да первого регистра 1 поступает на второй управл ющий вход

k+1-ro разр да, пр мые выходы тринадцатого и четырнадцатого разр дов первого регистра 1 соединены соответственно с первым и вторым разр дами множител  k+1-го разр да устройства, выход суммы k-ro разр да

0 конвейерного вычислительного устройства подаетс  на вход двенадцатого разр да первого регистра 1 k-6-ro разр да конвейерного вычислительного устройства.

Описанные преобразовани  повтор 5 ютс  дл  каждого разр да устройства. В слу- чае избыточного кода результат суммировани  принимаетс  следующим образом: с выхода суммы четвертого разр да устройства снимаетс  старший разр д пе0 реполнени , с выхода суммы п того разр да - младший разр д переполнени , с выхода суммы шестого разр да - старша  перва  цифра результата и т. д., с выхода суммы n+5-ro разр да n-  цифра результата.

5 Результат делени  снимаетс  с выхода разр да частного второго разр да конвейерного вычислительного устройства: на дев том такте работы устройства в режиме делени  формируетс  цифра частного с ве0 сом сп°, через семь тактов (на шестнадцатом ) формируетс  цифра частного с весом d 1 и т. д., n-разр дое частное вычисл етс  за (7п+2) тактов. Дл  приведени  частного к минимизированной форме представлени 

5 при необходимости нужно произвести его свертку.

Claims (1)

1. Формула изобретени  Конвейерное вычислительное устройство , содержащее в каждом разр де однораз0 р дный двоичный сумматор, семь элементов И, три элемента ИЛИ, первый регистр и шифратор промежуточных сумм, причем выход переноса одноразр дного двоичного сумматора соединен с первым

   5 входом первого элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого подключен к первому входу

   0 третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы данного разр да устройства, входы разр дов первого и второго операндов кон5 вейерного вычислительного устройства соединены соответственно с входами первого и второго разр дов первого регистра, входы третьего и четвертого разр дов которого соединены с первым и вторым входами переноса данного разр да конвейерного

   вычислительного устройства, входы п того и шестого разр дов первого регистра соединены с первым и вторым входами промежуточных сумм данного разр да конвейерного вычислительного устройства, вход седьмого 5 разр да первого регистра соединен с первым входом признака кода операции конвейерного вычислительного устройства, входы восьмого, дев того и дес того разр дов первого регистра соединены соответст- 10 венно с первым, вторым и третьим входами сумм разр да конвейерного вычислительного устройства, выход третьего разр да первого регистра соединен с первым входом одноразр дного двоичного сумматора, вы- 15 ход суммы которого подключен к первому входу шифратора промежуточных сумм и к первому входу четвертого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, выход переноса од- 20 поразр дного двоичного сумматора соединен с вторым входом шифратора промежуточных сумм, выход четвертого разр да первого регистра соединен с первым входом п того элемента И, выход кото- 25 рого подключен к второму входу первого элемента ИЛИ, выход которого соединен с первым входом переноса следующего разр да конвейерного вычислительного устройства , выходы п того и шестого разр дов 30 первого регистра соединены соответственно с третьими и четвертыми входами шифратора промежуточных сумм, пр мой выход седьмого разр да первого регистра соединен с вторыми входами первого и етверто- 35 го элементов И и с первым входом признака кода операции следующего разр да конвейерного вычислительного устройства , инверсный выход седьмого разр да первого регистра соединен с вторыми вхо- 40 дами третьего и п того элементов И, пр мой выход восьмого разр да первого регистра соединен с первыми входами второго и шестого элементов И, инверсный выход восьмого разр да первого регистра соединен с 45 nepBoiM входом седьмого элемента И, второй вход которого соединен с вторым входом второго элемента И и подключен к пр мому выходу дев того разр да первого регистра, инверсный выход которого соеди- 50 нен с вторым входом шестого элемента И, выход дес того разр да первого регистра соединен с вторым входом второго элемен- та ИЛИ, выходы шифратора промежуточных сумм соединены соответственно с вторым 55 входом переноса, с первым и вторым входами промежуточных сумм и с первым входом суммы следующего разр да конвейерного вычислительного устройства, выходы шестого и седьмого элементов И соединены соответственно с вторым и третьим входами сумм следующего разр да конвейерного вычислительного устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет выполнени  операции делени  в золотых I- кодах, оно дополнительно содержит в каждом разр де второй регистр, семь элементов И, три элемента ИЛИ, один элемент НЕ, причем входы первого и второго разр дов второго регистра соединены соответственно с входами разр дов отрицательного и положительного, сдвинутого на один разр д, значений второго операнда данного разр да конвейерного вычислительного устройства , выход первого разр да второго регистра соединен с первым входом восьмого элемента И, первые входы дев того и дес того элементов И соединены соответственно с выходами первого и второго разр дов первого регистра, вход одиннадцатого разр да которого соединен с вторым входом признака кода операции разр да конвейерного вычислительного устройства, вход двенадцатого разр да первого регистра соединен с выходом суммы последующего восьмого по счету от данного разр да конвейерного вычислительно о устройства, входы тринадцатого и четырнадцатого разр дов первого регистра соединены соответственно с первым и вторым входами знака суммы данного разр да конвейерного вычислительного устройства, пр мой выход одиннадцатого разр да первого регистра соединен с вторым входом признака кода операции следующего разр да конвейерного вычислительного устройства и с вторыми входами дев того и дес того элементов И, выходы которых соединены соответственно с первыми входами четвертого и п того элементов ИЛИ, выходы которых соединены соответственно с вторым и третьим входами одноразр дного двоичного сумматора, второй вход четвертого элемента ИЛИ соединен с выходом одиннадцатого элемента И, второй и третий входы п того элемента ИЛИ соединены соответственно с выходами досьмого и двенадцатого элементов И, второй вход восьмого элемента И соединен с выходом шестого элемента ИЛИ и с входом элемента НЕ, выход которого соединен с первым входом двенадцатого элемента И, второй вход которого соединен с выходом второго разр да второго регистра, инверсный выход одиннадцатого разр да первого регистра соединен с первыми входами одиннадцатого, тринадцатого и четырнадцатого элементов И, пр мой выход двенадцатого разр да первого регистра соединен с вторым входом одиннадцатого элемента

   11 169360112

   И, пр мые выходы тринадцатого и четыр-предыдущего седьмого по счету, начина  с надцатого разр дов первого регистра сое-данного разр да конвейерного зычисли- динены соответственно с первым и вторымтельного устройства, выход суммы седьмого входами знака суммы следующего разр даразр да конвейерного вычислительного ус- конвейерного вычислительного устройства, 5тройства соединен с первым входом пере- а также с вторым и третьим входами четыр-носа и с первым входом знака суммы надцатого элемента И, инверсные выходы три-первого разр да конвейерного вычисли- надцатого и четырнадцатого разр дов первоготельного устройства, выход суммы восьмого регистра соединены соответственно с вторымразр да конвейерного вычислительного ус- и третьим входами тринадцатого элемента И, 10тройства соединен с вторым входом знака выход которого св зан с первым входом шее-суммы второго разр да конвейерного вы- того элемента И Л И, второй вход которого сое-числительного устройства, выход шестого динен с выходом четырнадцатого элемента И,элемента ИЛИ второго разр да конвейерно- выход суммы данного разр да конвейерногого вычислительного устройства соединен с вычислительного устройства соединен с вхо- 15выходом разр да частного конвейерного дом двенадцатого разр да первого регистравычислительного устройства.