SU1683031A2 - Устройство маршрутизации - Google Patents
Устройство маршрутизации Download PDFInfo
- Publication number
- SU1683031A2 SU1683031A2 SU894750794A SU4750794A SU1683031A2 SU 1683031 A2 SU1683031 A2 SU 1683031A2 SU 894750794 A SU894750794 A SU 894750794A SU 4750794 A SU4750794 A SU 4750794A SU 1683031 A2 SU1683031 A2 SU 1683031A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- control
- sample
- demultiplexer
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и технике св зи и может быть использовано при проектировании устройств обработки данных и построении уз лов коммутации на сет х передачи дискретной информации. Цель изобретени - повышение пропускной способности сети передачи данных за счет уменьшени потока избыточной служебной информации. В устройство по а.с. 1396818 введены схема разрешени выборки и элемент ИЛИ-НЕ, которые формируют сигнал в виде нулевого потенциала выборки на соответствующим входе демультиплексора, разреша его работу . 2 ил.
Description
Изобретение относитс к вычислительной технике и технике св зи и может использоватьс при проектировании устройств обработки данных и построении узлов коммутации на сет х передачи дискретной информации .
Цель изобретени - повышение пропускной способности сети передачи данных за счет уменьшени потока избыточной служебной информации.
На фиг. 1 представлена функциональна схема устройства; на фиг. 2 - пример функциональной схемы разрешени выборки .
Устройство (фиг. 1) содержит регистр 1 ввода-вывода, мультиплексор 2, блок 3 буферных регистров, демультиплексор 4, блок 5 пам ти оптимальных маршрутов, блок 6 сравнени п двоичных чисел, блок 7 пам ти рельефов, блок 8 управлени и коммутации, схему 9 разрешени выборки и элемент ИЛИ-НЕ 10, выходом подключенный к входу выборки демультиплекссра 4. Блок 8 содержит дешифратор 11 адреса, генератор 12 сканировани , дешифратор 13 кода операции , демультиплексор 14 элемент ИЛИ 15 и сумматор 16 единицы. Устройство имеет п информационных входов 17, подключенных к мультиплексору 2, п информа ционных выходов 18, подключенных к блоку 3 буферных регистров, вход 1J установки исходного состо ни , подключенный к блоку 5 пам ти оптимальных маршрутов и к блоку 7 пам ти рельефов
Схема 9 (фиг. 2) содержит группу из п элементов НЕ 20, входами подключенную к информационным выходам блока 6 сравнени , группу из п элементов И 21 и элемент ИЛИ 22, входами подключенные к выходам элементов И 21.
При работе устройства в режиме обмена на выходе признака режима работы дешифратора 13 формируетс единичный потенциал, который инвертируетс дополнительным элементом ИЛИ-НЕ 10 устройства и включает демультиплексор 4 по входу выборки на все врем работы устройства в режиме обмена,
При работе устройства в режиме формировани рельефа на выходе признака формировани рельефа дешифратора 13 формируетс единичный потенциал, который поступает на управл ющие входы группы элементов И 21 схемы 9 устройства. На выходе элемента ИЛИ 22 формируетс единичный потенциал при отсутствии следующих условий зацикливани формировани рельефа: формируема в блоке 7 пам ти рельефа строка рельефов содержит розно один минимум, единственный минимум высоты формируемого рельефа соответствует сканируемому в данный момент направлению .
Выполнение первого услови означает наличие единственной единицы на информационных входах схемы 9 разрешени выборки . Выполнение второго услови означает наличие единицы лишь на определенном 1-м информационном входе схемы 9 (I 1п), который в данный момент сканируетс генератором 12 и соответствует подключенному входу 17 устройства. При выполнении указанных условий на выходе элемента ИЛИ 22 схемы 9 формируетс единичный потенциал разрешени выборки, который инвертируетс элементом ИЛИ- НЕ 10 и в виде нулевого потенциала
выборки поступает на вход выборки демуль- типлексора 4 и разрешает его работу.
Любое нарушение указанных условий может привести к зацикливанию формировани . Это нарушение вы вл етс схемой 9, обнул етс потенциал разрешени на выходе элемента ИЛИ 22 схемы 9 и отключаетс демультиплексор 4. Выключение демуль- типлексора 4 предотвращает зацикливание
Claims (1)
- 0 в процессе формировани рельефа. Формула изобретени Устройство маршрутизации по авт. св. № 1396818, отличающеес тем, что, с целью повышени пропускной способности5 сети передачи данных за счет уменьшени потока избыточной служебной информации, в него введены схема разрешени выборки и элемент ИЛИ-НЕ, причем управл ющий вход схемы разрешени выборки подклю0 чен к выходу признака формировани рельефа блока управлени и коммутации, 1-й информационный вход и i-й вход сканировани схемы разрешени выборки (I 1, n, n - число направлений св зи) соединены с i-м5 выходом признака сравнени блока сравнени n двоичных чисел и с i-м выходом сканировани блока управлени и коммутации соответственно, выход схемы разрешени выборки подключен к первому входу эле0 мента ИЛИ-НЕ, второй вход которого соединен с выходом признака режима работы блока управлени и коммутации, а выход элемента ИЛИ-НЕ подключен к входу выборки демультиплексора. -е-19Фиг /Отгенератора 11
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894750794A SU1683031A2 (ru) | 1989-10-03 | 1989-10-03 | Устройство маршрутизации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894750794A SU1683031A2 (ru) | 1989-10-03 | 1989-10-03 | Устройство маршрутизации |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1396818 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1683031A2 true SU1683031A2 (ru) | 1991-10-07 |
Family
ID=21475376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894750794A SU1683031A2 (ru) | 1989-10-03 | 1989-10-03 | Устройство маршрутизации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1683031A2 (ru) |
-
1989
- 1989-10-03 SU SU894750794A patent/SU1683031A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1396818, кл. G 06 F 15/20, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920004917B1 (ko) | 자기 경로 지정 스위칭 회로망 | |
KR910021023A (ko) | 비동기식 전송 모드 스위치 | |
US4512012A (en) | Time-switch circuit | |
US4499336A (en) | Common channel interoffice signaling system | |
SU1683031A2 (ru) | Устройство маршрутизации | |
KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
JPS6361697B2 (ru) | ||
SU1037269A1 (ru) | Вычислительное устройство дл формировани маршрута сообщени | |
SU1432546A1 (ru) | Устройство маршрутизации | |
SU1185634A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с телеграфными каналами св зи | |
SU1665383A1 (ru) | Устройство дл коммутации сообщений | |
SU1195352A1 (ru) | Устройство для обмена информацией | |
KR960040050A (ko) | 전전자 교환기의 프로세서간 통신보드 콘트롤 칩 간소화 방법 | |
JPH11163882A (ja) | Atmスイッチ | |
SU1091161A2 (ru) | Устройство дл управлени обслуживанием за вок в пор дке поступлени | |
KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
KR940008602Y1 (ko) | 디지탈 교환기의 동시 위치 변환 회로 | |
SU1280456A1 (ru) | Буферное запоминающее устройство | |
SU888121A1 (ru) | Устройство дл формировани исполнительных адресов | |
SU1587530A1 (ru) | Устройство маршрутизации | |
JPH02224547A (ja) | Atm/stmハイブリッドスイッチ構成方式 | |
KR100197419B1 (ko) | 인트라-전터 기능을 갖는 타임 스위치 | |
KR100197415B1 (ko) | 연결망 서브 시스템과 정합기 공유가 가능한 타임스위치 | |
KR980007357A (ko) | 전전자 교환기의 정합 장치 송신기 | |
SU840873A1 (ru) | Устройство дл сопр жени |