SU1661771A1 - Устройство дл отладки программ - Google Patents

Abstract

Изобретение может быть применено в вычислительной технике. Цель изобретени  - расширение функциональных возможностей за счет формировани  сигнала "Останов" по заданной команде на заданном цикле ее выполнени . Устройство вырабатывает сигналы останова по заданным N адресам одновременно, при реализации программы на I-цикле

- формирует показатели частотности по каждой из N команд исследуемой рабочей программы

- обеспечивает ранжирование величин частотности каждой из исследуемых команд. 4 табл., 10 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  обеспечени  отладки и исследовани  рабочих программ (РП) пользовател  как специализированных, так и универсальных вычислительных уст- . ройств, а также в системах обработки цифровой информации.

Цель изобретени  - расширение функциональных возможностей устройства за счет формировани  сигнала Останов по заданной команде на заданном цикле ее выполнени .

На фиг. 1 изображена функциональна  схема устройства; на фиг, 2 - то же, блока микропрограммного управлени ; на фиг. 3 - то же, блока синхронизации; на фиг. 4 - алгоритм записи информации в регистр состо ни ; на ,фиг. 5 - алгоритм работы устройства в режиме подготовки блоков оперативной пам ти; на фиг. 6 - временна  диаграмма формировани  сигналов синхрониза-т ции блоком синхронизации; на фиг.7а,б- алгоритм формировани  сигналов блоком

синхронизации; на фиг. 8 - временна  диаграмма записи в блок оперативной пам ти данных новой информации; на фиг. 9а,в - алгоритм работы устройства в режиме определени  частотности , операций; на фиг. - то же, в режиме формировани  сигнала Останов .

Устройство содержит (фиг. 1) блок 1 оперативной пам ти данных, счетчик 2 адреса, регистр 3, первый шинный формирователь 4, блок 5 оперативной пам ти признаков, коммутаторы адреса 6 и данных 7, блок 8 посто нной пам ти , дешифратор 9 нул , блок 10 микропрограммного управлени , второй шинный формирователь 11, блок 12 синхронизации, регистр 13 состо ни , элемент 14 задержки, четыре элемента ИЛИ 15-18, элемент НЕ 19.

Элемент ИЛИ 18 з писывает информацию в счетчик 2 адреса по сигналу Y2 в режиме подготовки блоков оперативной пам ти или по стробирую ему сигналу СИ от исследуемой магистрали.

i

(Л С

0

О5

sl

J

1

Элемент НЕ 19 обеспечивает наращива- ние значени  счетчика 2 адреса по заданному фронту сигнала Y4 в режиме подготовки блоков оперативной пам ти. Блок 10 микропрограммного управлени  (фиг. 2) содержит блок 20 посто нной пам ти, регистр 21 микрокоманд, регистр 22 текущего адреса, триггер 23 базового адреса, мультиплексор 24 условий, генератор 25 тактовых импульсов , селектор 26 адреса, регистр 27 и 28 адреса.

Блок 12 синхронизации (фиг. 3) содержит блок 29 посто нной пам ти, регистр 30 микрокоманд, регистр 31 текущего адреса, триггер 32 базового адреса, мультиплексор 33 условий, генератор 34 тактовых импульсов.

Устройство дл  отладки программ paботает в двух режимах: в режиме подготовки данных (загрузка блоков оперативной пам ти) и в режиме исследовани  РП.

В режиме подготовки данных коммута торы адреса 6 и данных. 7 переключаютс  на прием информации от управл ющей магистрали. В качестве устройства управлени  может быть использована управл юща  ЦВМ или пульт оператора, обеспечивающий загрузку блоков оперативной пам ти данных 1 и признаков 5. Переключение коммутаторов 6 и 7 на прием от соответствующего входа производитс  сигналами соответственно XI и Х2, формируемыми от регистра 13 состо ни .

Состав и назначение, а также интерпретаци  битов регистра 13 состо ни  приведены в табл. 1.

Загрузка регистра 13 состо ни  производитс  данными, поступающими от управл ющей магистрали при помощи и под управлением блока 10 микропрограммного управлени  (фиг.2).

Назначение микрокоманд блока 10 микропрограммного управлени , интерпретаци  и соответствие адресному пространству на управл ющей магистрали приведено в табл. 2.

Подпрограмма записи информации в регистр 13 состо ни  приведена в табл. 3.

Работу блока 10 рассмотрим на примере операции загрузки информации в регистр 13 состо ни .

Из табл. 2 и фиг. 2 следует, что адрес 176166, соответствующий этой операции, сигналом ОВМ фиксируетс 

3

5

5

0

Q

5 п о

5

50

55

на регистре 28 адреса и поступает на вход селектора 26 адреса, откуда считываетс  код 01g, который поступает на информационный вход регистра 27 адреса подпрограмм.

Далее выполнение операции рассмотрим в объеме ее выполнени  на каждом шаге оператора (фиг.4).

Оператор 1, Селектор 26 адреса, получив из управл ющей ЭВМ адрес 176166, выдает код 01 на регистр 27 адреса подпрограмм. При наличии текущего адреса, равного нулю, и базового адреса, равного нулю, организуетс  адрес (табл. 3) блока 20 посто нной пам ти, где по текущему адресу подпрограмма переходит к выполнению второго оператора.

Операторы 2 и 3. Формируетс  код на мультиплексор 24 условий дл  анализа сигнала ДЗП с управл ющей магистрали . При условии наличи  этого сигнала, т.е. лог. 1, на базовом входе и текущего адреса 001 подпрограмма переходит к выполнению четвертого оператора. При условии отсутстви  сигнала на базовом входе подпрограмма повтор ет второй и третий операторы .

Оператор 4. Формируетс  стробирую- щий сигнал Y1 записи в регистр 13 состо ни . По текущему адресу под- пррграмма переходит к выполнению п того оператора.

I

Оператор 5. Формируетс  сигнал -Y7 ,

в управл ющую магистраль ОТВ о приеме информации. Одновременно формируетс  код А1 10 дл  анализа сигнала ДЗП с управл ющей магистрали. По текущему адресу 011 подпрограмма переходит к выполнению шестого оператора.

Операторы 6 и 7. При условии наличи  лог. 1 на базовом входе подпрограмма повтор ет действие п того оператора , так как происходит подготовка ожидани  сброса сигнала ДЗП. При условии сброса этого сигнала, т.е. наличии на базовом входе лог. О, подпрограмма переходит к выполнению восьмого оператора.

Операторы 8 и 9. Формируетс  код дл  анализа сигнала ОВМ с управл ющей магистрали. При условии наличи  этого сигнала (базовый адрес ра- вей единице) через оператор 10 происходит зацикливание ожидани  сброса сигнала ОБМ.

При условии сброса сигнала ОБМ (базовый адрес равен нулю) подпрограмма переходит к выполнению 11 оператора .

Оператор 11, Формируетс  сигнал Y9 сброса, устанавливающий регистры 27, 22 и триггер 23 в нулевое исходное положение.

Таким образом, после установки регистра 13 состо ни  в соответствующее состо ние выполн етс  режим подготовки устройства к работе.

Устройство в режиме исследовани  рабочих программ может выполн ть два подрежима: определение частотности операций при реализации РП; формирование сигнала Останов на выходе устройства после прохождени  заданного числа раз через исследуемую команду, поэтому подготовка устройства, заключающа с  в заполнении блоков 1 и 5 оперативной пам ти, дл  этих режимов тоже ведетс  по разному.

Подготовка блоков 1 и 5 оперативной пам ти дл  выполнени  подрежима определени  частотности заключаетс  в обнулении всех  чеек блока 1 оперативной пам ти данных и записи единиц

При по влении на магистрали адреса 176164 блоков 1 и 5 оперативной пам ти блок 10 управлени  формирует последовательно сигнал Y3, переключающий блоки 1 и 5 из режима считывани  в режим записи, а в следующем такте кроме сигнала Y3 формирует стробирующий сигнал Y4 записи данных (3) в блок 1 оперативной пам ти данных к записи данных (1) в блок 5 оперативной пам ти признаков. После записи информа- ции в блоки 1 и 5 по заднему фронту сигнала Y4 значение счетчика 2 адреса инкрементируетс .

Алгоритм работы устройства в режиме подготовки блоков оперативной . пам ти представлен на фиг. 5.

Возможные операции (идентификаци 

0 функций обслуживани  устройства, подпрограмм микропрограммного управлени  и адресного пространства управл ющей магистрали), выполн емые устройством в режиме подготовки блоков оператив5 ной пам ти, приведены в табл.4.

После окончани  режима подготовки блоков оперативной пам ти устройство готово к режиму исследовани  рабочих программ. В этом режиме устройством

5

во все  чейки блока 5 оперативной па- 30 управл ет блок 12 синхронизации

м ти признаков из управл ющей магистрали , т.е. от управл ющей ЦВМ.

Подготовка блоков 1 и 5 оперативной пам ти дл  выполнени  режима фор (фиг. 3). Кодом А1 с регистра 30 рокоманд мультиплексор 33 услови настроен на прием синхросигнала от исследуемой магистрали. В сче

мировани  сигнала Останов заключает-,5 2 адреса по сигналу СИ заноситс 

с  в занесении в блок 1 оперативной пам ти данных информации , соответствующей числу прохождени  РП через исследуемый адрес. В эти же адреса в блоке 5 оперативной пам ти признаков занос тс  единицы.

В качестве примера рассмотрим заполнение блоков 1 и 5 оперативной пам ти дл  режима формировани  сигнала Останов по любому, допустим 13218, адресу из всего адресного пространства , допустим от 0 до 4К, после прохождени  по этом адресу N, допустим 3, число раз.

В этом случае в регистр 13 состо ни  по адресу 176166 и по сигналу Yt записываютс  данные , , , переключающие коммутаторы адреса 6 и данных 7 на прием информации от управл ющей магистрали.

В счетчик 2 адреса по адресу 176162 по сигналу Y2 записываютс  данные (1321g),  вл ющиес  адресом блоков 1 и 5 оперативной пам ти ОЗУ.

адрес исследуемой РП,  вл ющийс  ресом блоков 1 и 5 оперативной па ти. Одновременно по сигналу СИ за пускаетс  блок 12 синхронизации. 40 менна  диаграмма работы блока 12 хронизации представлена на фиг. 6

45

50

55

Стробирующий сигнал СИ по так вым импульсам от генератора 34 т вых импульсов записываетс  в три гер 32 базового адреса, начина , самым, формирование последовател ности стробирующих сигналов WE/4 СЕ/ЧТ, СЕ/ЗП. Переход к новым ад вам блока 29 посто нной пам ти о ствл етс  по коду А2 через регис 31 текущего адреса.

Алгоритм работы блока 12 синх низации приведен на фиг. 7.

Операторы 1 и 2. Получив синх сигнал СИ исследуемой магистрали блок 12 синхронизации формирует нал WE/ЧТ, переключающий блоки 1 из режима записи в режим считыва

(фиг. 3). Кодом А1 с регистра 30 микрокоманд мультиплексор 33 условий настроен на прием синхросигнала СИ от исследуемой магистрали. В счетчик

,5 2 адреса по сигналу СИ заноситс 

адрес исследуемой РП,  вл ющийс  адресом блоков 1 и 5 оперативной пам ти . Одновременно по сигналу СИ запускаетс  блок 12 синхронизации. Вре- 40 менна  диаграмма работы блока 12 синхронизации представлена на фиг. 6.

5

0

5

Стробирующий сигнал СИ по тактовым импульсам от генератора 34 тактовых импульсов записываетс  в триггер 32 базового адреса, начина , тем самым, формирование последовательности стробирующих сигналов WE/4T, СЕ/ЧТ, СЕ/ЗП. Переход к новым адре- вам блока 29 посто нной пам ти осуществл етс  по коду А2 через регистр 31 текущего адреса.

Алгоритм работы блока 12 синхронизации приведен на фиг. 7.

Операторы 1 и 2. Получив синхросигнал СИ исследуемой магистрали, блок 12 синхронизации формирует сигнал WE/ЧТ, переключающий блоки 1 и 5 из режима записи в режим считывани .

Операторы 3-5. Одновременно с сигналом WE/ЧТ формируетс  стробирующий сигнал СЕ/ЧТ считывани  из блоков 1 и 5 оперативной пам ти, мультиплексор 24 условий также переключает- с  на передачу анализа сигнала Признак .

Оператор 6. При наличии единицы в блоке 5 операторной пам ти признаков данные из блока 1 оперативной пам ти данных записываютс  в регистр 3 по признаку из блока 5 оперативной пам - tH признаков через элемент 14 задержки . В том случае, если сигнал Признака в блоке 5 оперативной пам ти Признаков отсутствует, блок 12 син- (кронизации вновь ожидает синхросигналы . Одновременно сброс сигнала Е/ЧТ возвращает блоки 1 и 5 оперативной пам ти в режим записи. Данные с выхода регистра 3 поступают на адресные входы блока 8 посто нной пам ти, настроенного регистром 13 состо ни  на инкрементирование информации.

Оператор 7. Таким образом, если в  чейке.блока 1 оперативной пам ти данных предварительно была записана нулева  информаци , то на выходе блока 8- посто нной пам ти по витс  еди- ница, котора  сигналом СЕ/ЗП запишетс  в блок 1 оперативной пам ти данных по адресу РП, хран щемус  в счетчике 2 адреса.

Оператор 8. Собственным сигналом Сброс блок 12 синхронизации устанавливаетс  в исходное положение.

Алгоритм будет повтор тьс  до окончани  рабочей программы.

Из описани  видно, что адреса бло- ков. оперативной пам ти представл ют собой множество счетчиков, каждый из которых осуществл ет подсчет числа следовани  команд с соответствующими адресами.

Таким образом, после выполнени  РП в  чейках блока 1 оперативной пам ти данных, адреса которых идентифицируютс  кодом исследуемых операций, зафиксируетс  количество их прохождений на исследуемой магистрали в процессе выполнени  РП.

Далее они могут быть считаны средствами управл ющей ЭВМ. Причем, если считывание производитс  с нулевого адреса блоков оперативной пам ти по конечным, автоматически производитс  ранжирование информации по частотности операций в РП.

, т- 5 16617718

Считывание информации

0

0

5

, 5

. 5

50

оперативной пам ти данных производитс  под управлением блока 12 синхронизации . При выполнении этой операции на управл ющей магистрали выставл етс  адрес 176164. Селектор 26 адреса дешифрует этот адрес и на информационный вход регистра 27 адреса подпрограмм записываетс  код, соответствующий операции считывани  информации. При этом блок 1Q формирует сигналы Y5 и Y6, коммутирующие шинный формирователь 4 на передачу информации в управл ющую ЦВМ, а также сигнал Y4, стробирующий считывание информации из блока 1 оперативной пам ти данных, а также увеличивающий на единицу состо ние счетчика 2 адреса после каждого обращени  к блокам оперативной па- м ти.

Если (табл. 4, п. 1) устройство настроено на выполнение функции формировани  сигнала Останов, то после соответствующей загрузки регистра 13 состо ни  устройство начинает выполн ть указанный режим. Блок-схема алгог- ритма устройства при формировании функции Останов приведена на фиг. 10.

В счетчик 2 адреса по сигналу от исследуемой магистрали СИ заноситс  текущий адрес исследуемой РП,  вл ющийс  адресом блоков 1 и 5 оперативной пам ти. Одновременно по сигналу СИ запускаетс  блок 12 синхронизации . Блок синхронизации вырабатывает управл ющие сигналы (фиг.8).

Оператор 4. Формируетс  сигнал WE/ЧТ, переключающий блоки 1 и 5 из режима записи в режим чтени .

Оператор 5. Формируетс  сигнал WE/ЧТ и сигнал СЕ/ЧТ - стробирующий сигнал считывани  из блоков 1 и 5 оперативной пам ти.

Оператор 6. В случае наличи  единицы в разр де признака блока 5 оперативной пам ти признаков, диаграмма переходит к выполнению седьмого оператора , в случае отсутстви  единицы в разр де признака блока 5, блок 12 синхронизации устанавливаетс  в исходное положение и ожидает нового запуска по сигналу СИ от исследуемой магистрали.

Оператор 7. Формируютс  сигналы WE/ЧТ и СЕ/ЧТ и информаци  с выхода блока 1 оперативной пам ти данных записываетс  в регистр 3 по сигналу

признака из блока 5 оперативной пам ти признаков через элемент 14 задержки .

Оператор 8. Сбрасываютс  сигналы WE/ЧТ и СЕ/ЧТ, чем блок 1 оперативной пам ти данных подготовлен к режиму записи новых данных. Сами данные с выхода регистра 3 поступают на адресные входы блока 8 посто нной пам ти, настроенного на декрементирование. Таким образом, если в  чейке блока 1 оперативной пам ти находились данные, равные 6, то с выхода блока 8 посто нной пам ти поступают данные, равные 5. Данные с выхода блока 8 посто нной пам ти поступают на дешифратор 9 нул  и через коммутатор 7 данных - на входы данных блока 1 оперативной пам ти данных.

Операторы 9 - 11. В случае равенства данных нулю, по сигналу ХЗ разрешени  от регистра 13 состо ни  дешифратор 9 нул  формирует сигнал Останов на выход устройства. В случае неравенства нулю данных, блок 12 синхронизации формирует стробирующий сигнал СЕ/ЗП в блок 1 оперативной пам ти данных.

Оператор 12. Формируетс  сигнал Сброс, устанавливающий блок 12 синхронизации в исходное состо ние.

В соответствии с рассмотренным алг горитмом видно, что сигнал Останов на выходе устройства будет сформирован после прохождени  N числа раз по адресу, отмеченному в блоке 5 оперативной пам ти признаков.

Устройство может формировать сигнал Останов по нескольким адресам РП. Дл  этого в блоке 5 оперативной пам ти признаков исследуемые адреса помечаютс  единицами, а в соответствующие  чейки блока 1 оперативной пам ти данных заноситс  необходимое число проходов. Сигнал Останов будет сформирован тогда, когда один из помеченных признаков адрес повторитс  в РП то число раз, которое занесено в блок 1 оперативной пам ти данных.

Рассмотрим пример формировани  сиг нала Останов по адресу 1321j после прохождени  его в РП три раза.

В этом случае в режиме подготовки в блоке 5 по адресу 1321 записываетс  признак, соответствующий единице, а в блоке 1 по адресу 1321g - число 3. Регистр 13 состо ни  заполн 

етс  в соответствии с алгоритмом на фиг. 10, настраива  устройство на режим исследовани  РП в режиме формировани  сигнала Останов.

После запуска РП каждый раз при по влении стробирующего сигнала СИ запускаетс  блок 12 синхронизации, формирующий сигнал WE/ЧТ. При по влении на исследуемой магистрали адреса 1321- по сигналу СЕ/ЧТ из блока 1

считываетс  число

а из блока 5

5

0

5

0

5

0

45

50

55

считываетс  сигнал, по которому через элемент 14 задержки в регистр 3 записываетс  число 3.

С выхода регистра 3 число 3 поступает на адресные входы блока 8 посто нной пам ти, настроенного на де- креминтирование информации, следовательно , с выхода блока 8 через коммутатор 7 данных на информационные входы блока 1 оперативной пам ти данных приходит число 2. В это врем  блок 12 синхронизации сбрасывает сигнал WE/ЧТ, переключив при этом блок 1- оперативной пам ти данных из режима считывани  в режим записи. По сигналу СЕ/ЗП число 2м запишетс  по адресу 1321g. В заключение по сигналу Сброс триггер 32 базового адреса и регистр 31 текущего адреса устанавливаютс  в нулевое исходное состо ние. Устройство ожидает следующий сигнал СИ.

При втором по влении на исследуемой магистрали адреса 1321 в блок 1 оперативной пам ти данных запишетс  число 1, а при третьем по влении адреса 1321g - число О, при этом дешифратор 9 выдает на выход устройства сигнал Останов.

Claims (1)

1. Формула изобретени 

   Устройство дл  отладки программ, содержащее счетчик адреса, блок оперативной пам ти данных, четыре элемента ИЛИ, элемент задержки, дешифратор, нул , регистр, блок микропрограммного управлени , причем выход первого элемента ИЛИ соединен с тактовым входом счетчика адреса, отличающее- с   тем, что, с целью расширени  функциональных возможностей устройства за счет формировани  сигнала Останов по заданной команде на заданном цикле ее выполнени , в устройство введены элемент НЕ, регистр состо ни , коммутатор данных, коммутатор адреса,

   первый и второй шинные формирователи, блок посто нной пам ти, блок оперативной пам ти признаков, блок синхронизации , причем выходы с первого по восьмой блока микропрограммного управлени  соединены соответственно с вхо- записи регистра состо ни , с пер- siiM входом первого элемента ИЛИ, второго и третьего элементов ИЛИ, входом разрешени  и входом управлени  направлением передачи информации перво- г(э шинного формировател , входом разрешени  и входом управлени  направле- щсем передачи информации второго шин- ного формировател , первый, второй и третий выходы регистра состо ни  соединены соответственно с управл ющими вводами коммутаторов адреса и данных и входом обращени  блока посто нной пам ти, третий выход регистра состо ни  соединен с тактовым входом дешифратора нул , выход которого  вл етс  выходом останова устройства, первые группы входов-выходов первого и вто- рого шинных формирователей через двустороннюю магистраль соединены с управл ющей магистралью, выход блока оперативной пам ти данных соединен с Информационным входом регистра и с вторым информационным входом первого Йинного формировател , выход которого Соединен с первым информационным входом регистра состо ни , с первыми информационными входами коммутаторов Данных и адреса и первым входом логических условий блока микропрограммного управлени , выход второго шинного формировател  соединен с вторым входо логических условий блока микропрограм много управлени , информационный вход

   Подготовка адреса Х1

   устройства соединен с вторым информационным входом коммутатора адреса, выход которого соединен с информационным входом счетчика адреса, выходы которого соединены с адресными входами блоков оперативной пам ти признаков и данных, выход блока оперативной пам ти признаков соединен с входом запуска блока синхронизации и через элемент задержки - с входом записи регистра , тактовый вход устройства соединен с вторым входом первого элемента ИЛИ и с тактовым входом блока синхронизации , вход начальной установки устройства соединен с входом начальной установки блока синхронизации, первый, второй и третий выходы которого соединены с вторыми входами соответственно второго, третьего и четвертого , элементов ИЛИ, выход четвертого элемента ИЛИ соединен с входом обращени  блока оперативной пам ти данных, выход второго элемента ИЛИ соединен с входами записи блоков оперативной пам ти данных и признаков, выход третьего элемента ИЛИ соединен с входом обращени  блока оперативной пам ти признаков и первым входом четвертого элемента ИЛИ, четвертый выход блока микропрограммного управлени  через элемент НЕ соединен со счетным входом счетчика адреса, выход коммутатора данных соединен с информационными входами блоков оперативной пам ти данных и признаков, выход регистра соединен с адресным входом блока посто нной пам ти, выход которого соединен с входом дешифратора и с вторым информационным входом коммутатора данных.

   В режиме исследовани  РП бит равен нулю, при этом коммутатор 6 адреса настроен на прием информации от исследуемой магистрали на вход счетчика 2 адреса.

   В режиме подготовки бит равен единице , при этом коммутатор 6 адреса настроен на прием информации от управл ющей магистрали на вход счетчика 2 адреса.

   Подготовка данных Х2

   Режим работы блока 8. посто нной пам ти и дешифратора 9

   V6

   Стробирующий сигнал записи ин- 176166 формации из управл ющей магистрали в регистр 13 состо ни  Сигнал записи информации из 176162 управл ющей магистрали в счетчик 2 адреса

   Сигнал, переключающий блоки 1 176164 и 5 оперативной пам ти из режима записи в режим считывани  при их подготовке

   Стробирующий сигнал записи 176164 или чтени  в блоках оперативной пам ти признаков 5 и данных 1

   Сигналы коммутации шинных фор- 176156 мирователеч 4 адрес-данных из режима приема информации от управл ющей магистрали в режим считывани  информации в управл ющую ЭВМ

   В режиме исследовани  РП бит равен нулю, при этом коммутатор 7 данных настроен на прием информации с выхода- блока 8 на информационные входы блоков 1 и 5.

   В режиме подготовки бит равен единице , при этом коммутатор 7 данных настроен на прием информации от управл ющей магистрали на входы блоков 1 и 5.

   В режиме определени  частотности операций бит равен нулю, при этом блоке 8 выбираетс  адресное пространство , в котором выполн етс  инкрементирование входной информации .

   В режиме формировани  сигнала Останов бит равен единице, при этом в блоке 8 посто нной пам ти выбираетс  адресное пространство, в котором выполн етс  декрементирова- ние входной информации. Наличие единицы в этом бите также  вл етс  разрешением дл  работы дешифратора 9, выдел ющего нулевой код из выходной информации блока 8 посто нной пам ти.

   Таблица2

   vs

   Сигналы, управл ющие работой управл ющей магистрали, соответственно Ответ (ОТВ), Запрос на прерывание (ЗПР, ПРЕР) Сигнал, обеспечивающий сброс адресных регистров блока посто нной пам ти на нуль Группа разр дов блока посто нной - пам ти, осуществл юща  адресацию внутри подпрограммы (текущий адрес накопител  микропрограмм) Группа разр дов, обеспечивающа  коммутацию условий через мультиплексор 24

   176166

   176162

   176164

   176156

   Примечание. Адреса на управл ющей магистрали приведены условно

   и могут быть изменены пользователем устройства.

   Продолжение табл. 2

   ТаблицаЗ

   Производитс  загрузка регистра 13 состо ни  данными (0-2) из управл ющей ЭВМ

   Производитс  загрузка счетчика 2 адреса данными (0-11) из управл ющей ЭВМ Производитс  загрузка блоков 5 (0) и 1 (1-9) оперативной пам ти данными из управл ющей ЭВМ

   Производитс  вывод информации из блоков 5 и 1 (0-9) на упрал ющую магистраль

   )1/ОС/ШЭЛЗОН

   xotn(H ifyoc/i//i

   уд:-1С5Рос

   AZ-OO

   Mf/fcflfo,«/Jfr

   фиг.3

   -% Режим исследовани  РЛ

   Определение

   частности операций

   врпоапрсоапш&Я (Зло адресу 1761S6 cot- налом У1 записываютс  донные хЈ 1

   ecutmvuKofffleceZao адресу пекгсиенолом У г эаписыйтолк  ванные , вл ющиес  тиал ным адресом lepofnuSHou лом т/ Унт fa признаков 5

   е .

   Плохи оперативной пошила донниг t if Ogata- /raSS/roa&iecytJSiSt/a/r- малами Vf,W xnucttta - нхпс  данные ffoc/ie каждою обращени  к блоху onfpa/nulHoutiofwnt/no инверсному сигналу VI состо ние cuemvma oSplca г UN/tptMe/tmtr- руетс 

   QlutS

   CSPOC

   С

   Начало

   )

   -1

   Мультиплексор условно ЗЗбключенна спрос сигнала СИ

   -3

   Формирование блоком синхронизации 12 сигнала Wf/Vm

   I

   - 4ФормироЙоние 5ло- ком синхронизации Л сигнала VЈ/Vm и согнала Cf/Vm Переключение культи тексора условий 33 но опрос сигнала : /fpt/зна

   фиг.6

   Т

   -6

   Информаци  счи/лы-. баетс  брегис/прЗ, 85локе посто нной пам ти 8 инкрементируе/ с 

   - 71

   Формирование блоком синхронизации К сигнала CЈ/J/7

   г-В -

   Формиробание 5локом синхронизации f 2 сигнал  С6РОС

   Щи г. 7S

   T nj +fiay fat iofwta Put 8

   Начало

   3

   11

   ФигИп

   Pc/f.9f

   U)

   №Sl

   С

   Начало

   )

   ,- .

   Запись 6регистр состо ний (Зтда fool), coomSemanSytoutefo заданному режиму

   г-3

   Запись всчелн/и г адреса адреса исследуемой flfi. залусг слона сумрониза- ции tl

   Форм/радение сигнала Vf/t/mcvt/mtt- вани  из ff/ю ов оперативной , пам ти iuS

   - 51

   IPopMupoSawe ct/e- налоЯ

   считывание из8ло о8 fu5 Cf/v/n-c/npoSi/paSa - we считывани  f/io- ков олеро/m/Swu лам /ntf ft/5

   w

   фигЮа

   таттв

   1  а

   Нормирование сигналов Wffm, ff/vm Jamtn Aw- нш t/j а/юкаоаеротгв- tau лом т/ Агнмнг f

   tpetVCmp3/X С1ЯНвЛ1/

   признака из fjtom оаератиВнои пом ли/ лризноюв5 через нент задержга /4

   Сброс сугномй м&ь и Cf/v/ir ифот/кдгние инфорноции vepej регистр 3, йюк8,де-  рементиробоние еанн&1 uKynaffoixa ш на Йхоо данных ffjiotea 1 и txod деил/ip- Д(т/гюрапО 9

   г-#

   Формиро60н1/е апробирующего сигнала Cf/Jfr S fjiax опера/лав- ноу пон та данных 1

   й-1

   Формирование сигнала c6poc,ycfno#ot- лабокхцего олок синхронизации п St/ctadnoe состо ние