SU1647570A1 - Устройство дл контрол дешифратора - Google Patents

Устройство дл контрол дешифратора Download PDF

Info

Publication number
SU1647570A1
SU1647570A1 SU894672966A SU4672966A SU1647570A1 SU 1647570 A1 SU1647570 A1 SU 1647570A1 SU 894672966 A SU894672966 A SU 894672966A SU 4672966 A SU4672966 A SU 4672966A SU 1647570 A1 SU1647570 A1 SU 1647570A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
decoder
trigger
register
clock
Prior art date
Application number
SU894672966A
Other languages
English (en)
Inventor
Павел Иосифович Плиц
Александр Валентинович Дрозд
Original Assignee
Предприятие П/Я М-5343
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5343 filed Critical Предприятие П/Я М-5343
Priority to SU894672966A priority Critical patent/SU1647570A1/ru
Application granted granted Critical
Publication of SU1647570A1 publication Critical patent/SU1647570A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в диагностической аппаратуре,. Цель изобретени  - сокращенна оборудовани  устройства Устройство соде ржит счетчик it регистр 3, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент ИЛИ 5 и триггер 6. На установочный вход 8 устройства в начале работы поступает сигнал, устанавливающий триггер 6 и регистр 3 в нулевое состо ние. Счетчик } под воздействием меандров, поступающих на тактовый вход 7 устройства, формирует последовательность сигналов, поступающую на младшие разр ды информационного входа контролируемого дешифратора 2. На старший разр д информационного входа дешифратора 2 поступает меандр с тактового входа 7 устройства . Сигналы, формируемые дешифратором 2, в первых полутактах тактов задерживаютс  на один такт на регистре 3 и сравниваютс  на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 4 группы с сигналами , формируемыми во вторых полутактах этих тактов.Элемент ИЛИ 5 объедин ет результаты сравнени  в сигнал контрол , записываемый в триггер 6. 2 ил. о S (О

Description

ВХ.ЛНУ .. Вх7ТИ
01
н
:BW.SlY
« о S v в г 7 J
выхм2 ZDCUXZZXдX х л-DCZ)d
&ЫХ.Э/1.6
01
10
н
ЭС1

Claims (1)

  1. Формула изобретения
    Устройство для контроля дешифратора, содержащее счетчик, регистр, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ и триггер, причем установочный вход устройства подключен к установочному входу счетчика и нулевому входу триггера, счетный вход счетчика, тактовые входы регистра и триггера подключены к тактовому входу устройства и к старшему разрядному входу контролируемого дешифратора, первый вход i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы является i-м разрядом первого информационного входа устройства для подключения к (i-Ι)-му выходу контролируемого дешифратора (1 £ i£ 2 , где η - разрядность информационного входа контролируемого дешифратора), i-й информационный вход регистра является ί-м разрядом второго информационного входа устройства для подключения к (2 +1-1)-му выходу контролируемого дешифратора, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими входами элемента ИЛИ, выход которого соединен с информационным входом триггера, выход которого является выходом устройства, отличающееся тем, что, с целью сокра щения оборудования устройства, инфор мационные выходы регистра соединены с вторыми входами соответствующих
    5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, разрядные информационные выходы счетчика образуют группу информацион ных выходов устройства для подключения к соответствующим разрядным входам контролируемого дешифратора, кроме старшего.
    ВХ.7ТИ быхэлЗ выхал.2
    00 03 1О Ц —X-----г 4 О S / 6 2 7 J —Ί---X---X —X 'X---X х Г~~ПГ~ 4 Г S 7 > X —х----οσ зс
    ΧΖΞΞΖΖΧ Τ-Σ-ТУ &ЫХ. 3/1.6 виг.2
SU894672966A 1989-04-04 1989-04-04 Устройство дл контрол дешифратора SU1647570A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894672966A SU1647570A1 (ru) 1989-04-04 1989-04-04 Устройство дл контрол дешифратора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894672966A SU1647570A1 (ru) 1989-04-04 1989-04-04 Устройство дл контрол дешифратора

Publications (1)

Publication Number Publication Date
SU1647570A1 true SU1647570A1 (ru) 1991-05-07

Family

ID=21439057

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894672966A SU1647570A1 (ru) 1989-04-04 1989-04-04 Устройство дл контрол дешифратора

Country Status (1)

Country Link
SU (1) SU1647570A1 (ru)

Similar Documents

Publication Publication Date Title
SU1647570A1 (ru) Устройство дл контрол дешифратора
US3484738A (en) Device for simulating progressively delayed outputs linear hydrophone array
SU1644390A1 (ru) Преобразователь параллельного кода в последовательный
SU1649548A1 (ru) Устройство дл контрол последовательностей импульсов
RU2248036C1 (ru) Логический вычислитель
RU2294558C1 (ru) Логический вычислитель
SU1196884A1 (ru) Устройство ввода информации от дискретных датчиков
SU1640828A1 (ru) Преобразователь параллельного кода в последовательный
SU1444745A1 (ru) Однородна структура
SU1202034A1 (ru) @ ( @ ) @ -Триггер
SU1283650A1 (ru) Многоканальное устройство дл определени координат источников акустической эмиссии
SU1211693A1 (ru) Устройство дл программного управлени
SU1267411A1 (ru) Устройство дл дифференцировани частотно-импульсных сигналов
SU1434430A1 (ru) Датчик равномерно распределенных случайных чисел
SU1383365A1 (ru) Устройство дл свертки по модулю
SU1275447A2 (ru) Устройство дл контрол источника последовательности импульсов
SU1341651A2 (ru) Устройство дл формировани гистограммы
JPS57130156A (en) Integrated circuit
SU1302267A1 (ru) Устройство дл ввода информации
ES446706A1 (es) Procedimiento de vigilancia de una red de n grupos de m or- ganos perifericos.
SU1089579A1 (ru) Устройство дл моделировани равноверо тной бесповторной выборки
SU1606973A1 (ru) Устройство дл сортировки чисел
SU1580563A1 (ru) Устройство дл контрол равновесного кода
SU1003338A2 (ru) Многоканальный коммутатор
SU930685A1 (ru) Счетное устройство