SU1644385A1

SU1644385A1 - Device for generating quaternary-coded sequences

Info

Publication number: SU1644385A1
Application number: SU894695644A
Authority: SU
Inventors: Петр Васильевич Гришин; Анатолий Павлович Чистяков; Михаил Алексеевич Шомников
Original assignee: Ленинградское высшее военное инженерное училище связи им.Ленсовета
Priority date: 1989-04-03
Filing date: 1989-04-03
Publication date: 1991-04-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах, обеспечивающих большое разнообразие выходных кодовых последовательностей. Цель изобретени г расширение области применени устройства за счет увеличени множества формируемых кодовых последовательностей.Устройство содержит генератор 1 тактовых импульсов , элементы И 2, 3, триггер 4, элемент ИЛИ-НЕ 5, элемент НЕ 6, мультиплексор 7, счетчики 8-10, регистры 11, 12, группы 13, 14 элементов И, элемент ИЛИ 15, модул тор 16, группу 17 сумматоров по модулю два, сумматор 18 по модулю два. 1 ил.The invention relates to automation and computing and can be used in systems providing a wide variety of output code sequences. The purpose of the invention is the expansion of the field of application of the device by increasing the set of generated code sequences. The device contains 1 clock pulse generator, AND 2, 3 elements, trigger 4, OR-NOT 5 element, HE 6 element, multiplexer 7, counters 8-10, registers 11, 12, groups 13, 14 elements AND, element OR 15, modulator 16, group 17 modulo-two adders, adder 18 modulo-two. 1 il.

Description

Изобретение относится к автомати-. ке и в Ь(ч и ели тельной технике и может быть использовано в системах, обеспечивающих большое разнообразие выходных кодовых последовательностей.The invention relates to automatic. ke and in b (in human technology and can be used in systems that provide a wide variety of output code sequences.

Цель изобретения — расширение области применения устройства за счетThe purpose of the invention is the expansion of the scope of the device due to

ИЛИ-НЕ 5 будут нулевые состояния, что соответствует возврату устройства в исходное состояние.'OR NOT 5 there will be zero states, which corresponds to the return of the device to its original state. '

Знак для η слагаемых, каждое из которых является некоторой последо• й вательностью из 2 элементов, объяс· няет назначение сумматора 18 по увеличения множества формируемых кодовых последовательностей.The sign for η terms, each of which is a sequence of 2 elements, • explains the purpose of adder 18 by increasing the set of generated code sequences.

На чертеже представлена функциональная схема предлагаемого устройства.The drawing shows a functional diagram of the proposed device.

Устройство для формирования четвертично-кодированных последовательностей содержит генератор 1 тактовых импульсов, первый и второй элементы И 2, 3, триггер 4, элемент ИЛИ-НЕ 5, элемент НЕ 6, мультиплексор 7, счетчики 8-10, регистры 11, 12, группы 13, 14 элементов И, элемент ИЛИ 15, модулятор 16, группу 17 сумматоров по модулю два, сумматор 18 по модулю два.A device for forming a quarter-coded sequence contains a clock generator 1, the first and second elements AND 2, 3, trigger 4, element OR NOT 5, element NOT 6, multiplexer 7, counters 8-10, registers 11, 12, group 13 , 14 AND elements, OR element 15, modulator 16, group 17 adders modulo two, adder 18 modulo two.

Устройство для формирования четверочно-кодированных последовательностей работает следующим образом.A device for forming a quadruple-encoded sequence operates as follows.

После подачи сигнала запуска триггер 4 переходит в единичное состояние. Одновременно на выходе элемента ИЛИ-НЕ 5 образуется перепед логического уровня с единичного на нулевой, что обеспечивает установку нулевого уровня на входах установки в 0 счетчиков 8-10, запись в первый и второй регистры 11, 12 их входных состояний, которые были соответственно на первых и вторых информационных входах в момент стробирования запускающего импульса, включение модулятора 16. Так как нулевой потенциал на входах установки в 0 счетчиков 8-10 является одновременно разрешающим счет, то с приходом импульсов на их тактовые входы счетчики начинают менять свои состояния. При этом состояние счетчика 8 меняется при каждом тактовом импульсе генератораAfter the start signal is issued, trigger 4 goes into a single state. At the same time, at the output of the OR-NOT 5 element, a logical level switch from unit to zero is formed, which ensures the installation of a zero level at the installation inputs at 0 counters 8-10, recording in the first and second registers 11, 12 of their input states, which were respectively on the first and second information inputs at the moment of triggering of the triggering pulse, the inclusion of the modulator 16. Since the zero potential at the inputs of the installation at 0 counters 8-10 is simultaneously enabling the count, with the arrival of pulses to their clock inputs, the counters at inayut change their status. In this case, the state of counter 8 changes with each clock pulse of the generator

1. Ровно через 2^Птактов на последнем η-м выходе счетчика 8 появляется единичный потенциал, который возвращает в нулевое состояние триггер 4. Но нулевое состояние на выходе элемента ИЛИ-НЕ 5 не исчезает, так как · единичное состояние последнего разряда счетчика 8 теперь будет на другом входе элемента ИЛИ-НЕ 5 еще ровно 2^ЛИ тактов. В момент возврата последнего разряда счетчика 8 в нулевое состояние на входах элемента модулю два, на выходе которого jq должен быть сформирован заданный1. Exactly after 2 ^P clocks, at the last ηth output of counter 8, a unit potential appears, which returns trigger 4. But the zero state at the output of the OR-NOT 5 element does not disappear, since · the single state of the last discharge of counter 8 is now there will be exactly 2 ^LI cycles on the other input of the OR-NOT 5 element. At the time of the return of the last digit of counter 8 to the zero state at the inputs of the element to module two, at the output of which jq the specified

D-код с заданной перестановкой четных и нечетных элементов. Каждое слагаемое на входах сумматора 18 является результатом логического умноj жения на элементах И первой группы двух кодовых последовательностей. Одной из входных кодовых последовательностей элемента И 13> (где i = = 1,2,...,η) является последовательность, которая поступает с i-ro разряда выхода мультиплексора 7, когда устройство находится в динамическом режиме. Другой входной кодовой последовательностью, поступающей на дру25 гой вход элемента И 13.J, является последовательность, поступающая с предыдущего разряда выхода мультиплексора, предварительно просуммированная в соответствующем сумматоре по модулю два группы 17 с i-м разря30 дом двоичного, инверсного п-разрядного представления номера формируемого D-кода, установленного на выходах регистра 11.D-code with a given permutation of even and odd elements. Each term at the inputs of the adder 18 is the result of logical multiplication on the elements of the first group of two code sequences. One of the input code sequences of the element And 13> (where i = 1,2, ..., η) is the sequence that comes from the i-ro discharge of the output of multiplexer 7 when the device is in dynamic mode. Another input code sequence input to the other input of element And 13.J is the sequence from the previous digit of the output of the multiplexer, preliminarily summed in the corresponding adder modulo two groups 17 with the ith bit30 house of a binary, inverse p-bit representation of the number generated D-code installed on the outputs of the register 11.

В мультиплексоре 7 разряды выхода 35 подключены к соответствующим разрядам первой или второй групп информационных входов в соответствии с элементами кодовой последовательности, поступающей на адресный вход мульти40 плексора 7. Эта последовательность является j-й последовательностью Радемахера (rflej = 1,2,...,η), которая поступает с выхода элемента ИЛИ 15. Все η последовательностей Ра45 демахера формируются на выходах со- .In the multiplexer 7, the bits of the output 35 are connected to the corresponding bits of the first or second group of information inputs in accordance with the elements of the code sequence received at the address input of multi40 of the plexer 7. This sequence is the jth sequence of Rademacher (rflej = 1,2, ..., η), which comes from the output of the OR element 15. All η sequences of the Ra45 demacher are formed at the outputs of co.

ответствующих разрядов счетчика 8 в динамическом режиме работы. Вторая группа 14 элементов И и элемент ИЛИ 15,являются селектором j-й послё50 довательностй.Радемахера в соответствии с заданным j-м номером перестановки четных и нечетных элементов формируемого D-кода. Номер j-й перестановки задается единичным уровнем, 55 поступающим с j-ro выхода регистра 12. При этом.на остальных выходах регистра 12 должны быть установлены нулевые уровни. Поэтому во второй группе 14 элементов И открыт только ⁵ 1644385 элемент И 14j, пропускающий на выход элемента ИЛИ 15 j-ю последовательность Радемахера, поступающую на адресный вход мультиплексора 7, который под действием нулевых элементов последовательности Радемахера подключает к выходным разрядам соответствующие разряды одной группы информационных входов, а под действием единичных элементов - соответствующие разряды другой группы информационных входов. Одновременно под действием нулевых элементов последовательности Радемахера открывается элемент И 2, пропускающий импульсы генератора 1 на тактовый вход счетчика 10, состояние которого начинает меняться. Последовательность, формирующаяся на выходе i-ro разряда (где i = 1, 2,...,п-1) счетчика 10, поступает на (1+1)-й разряд соответствующей группы входов мультиплексора 7. Так как на первом разряде этой группы информационных входов мультиплексора 7 одновременно действует нулевой элемент последовательности ‘Радемахера, то последовательности с выхода мультиплексора .7 будут формировать нечетные элементы заданного D-кода.corresponding bits of the counter 8 in dynamic mode. The second group of 14 AND elements and the OR element 15 are the jth sequence selector. The Rademacher is in accordance with the given jth number of permutation of the even and odd elements of the generated D code. The number of the j-th permutation is set by a single level, 55 coming from the j-ro of the output of the register 12. At the same time, the remaining outputs of the register 12 must be set to zero. Therefore, in the second group of 14 AND elements, only ⁵ 1644385 elements And 14j are open, passing the j-th Rademacher sequence to the output of the OR element 15, coming to the address input of multiplexer 7, which, under the action of zero elements of the Rademacher sequence, connects the corresponding bits of one group of information to the output bits inputs, and under the action of single elements - the corresponding bits of another group of information inputs. At the same time, under the action of the zero elements of the Rademacher sequence, the And 2 element opens, passing the pulses of the generator 1 to the clock input of the counter 10, the state of which begins to change. The sequence formed at the output of the i-th discharge (where i = 1, 2, ..., n-1) of the counter 10 enters the (1 + 1) -th discharge of the corresponding group of inputs of multiplexer 7. Since the first discharge of this group of information inputs of the multiplexer 7 simultaneously acts as a zero element of the Rademacher sequence, then the sequences from the output of the multiplexer .7 will form the odd elements of a given D-code.

Под действием единичных элементов последовательности Радемахера элемент И 2 закрывается и открывается элемент И 3, аналогично пропускающий импульсы генератора 1 на тактовый вход счетчика 9, состояние которого начинает меняться. Последовательность, формирующаяся на выходе i-ro разряда счетчика 9 (где i = 1,2,..., п-1), поступает на (i+D-й разряд другой группы информационных входов мультиплексора 7. Так как в это время данная группа входов мультиплексора подключена к его выходу и на первом разряде установлен единичный уровень, то последовательности с выхода мультиплексора будут формировать четные элементы заданного D-кода.Under the action of the single elements of the Rademacher sequence, the And 2 element closes and the And 3 element opens, similarly passing the pulses of the generator 1 to the clock input of the counter 9, the state of which begins to change. The sequence formed at the output of the i-ro discharge of counter 9 (where i = 1,2, ..., n-1) is fed to the (i + D-th bit of another group of information inputs of multiplexer 7. Since at this time this the group of inputs of the multiplexer is connected to its output and the first level is set to a single level, then the sequences from the output of the multiplexer will form even elements of a given D-code.

Одновременно j-я последовательность Радемахера поступает на соответствующий вход модулятора 16, на другой вход которого поступает заданный D-код с заданной j-й пересталовкой четных и нечетных элементов.At the same time, the j-th Rademacher sequence arrives at the corresponding input of the modulator 16, the other input of which receives the specified D-code with the given j-th permutation of even and odd elements.

Во. включенном состоянии на выходе . ' модулятора 16 формируется один из четырех элементов Е-кода по следующему правилу ε;In. turned on output. 'modulator 16 is formed one of the four elements of the E-code according to the following rule ε;

если ,V_HH(p = 0' ^νΜΗφ ⁼ если если если . если V₍₍ = 0, если V₍₍ = 1 ν«Ηφ= 0Уцнф= ¹ Гif, V _{HH (} p = 0 ' ^ν ΜΗφ ⁼ if if if. if V ₍₍ = 0, if V ₍₍ = 1 ν «Ηφ = 0 Уннф = ¹ Г

Состояния элементов памяти обоих регистров 11, 12 в динамическом режиме работы счетчиков 8-10 остаются неизменными, даже если на их информационных входах в это время состояния меняются. Смена состояний выходов регистров 11, 12 возможна лишь при очередном запуске устройства.The states of the memory elements of both registers 11, 12 in the dynamic mode of operation of the counters 8-10 remain unchanged, even if the states change at their information inputs at this time. Changing the status of the outputs of the registers 11, 12 is possible only at the next start of the device.

Таким образом, предлагаемое устройство' позволяет формировать из каждого D-кода η различных Е-кодов, корреляционные свойства которых сохраняются. Если на вторых информационных входах устройства установлена комбинация, имеющая единичный уровень в первом разряде, а в остальных - нули, то устройство может формировать все Е-коды, которые формирует -устройство-прототип. При установке единичного уровня на любом другом разряде регистра 12 формируются новые Е-коды.Thus, the proposed device 'allows you to generate from each D-code η different E-codes, the correlation properties of which are preserved. If a combination is installed on the second information inputs of the device, which has a unit level in the first category, and zeros in the rest, then the device can generate all E-codes that the prototype device forms. When setting the unit level to any other bit of register 12, new E-codes are generated.

Применение предлагаемого устройства позволяет увеличить число формируемых четвертично-кодированных последовательностей в η раз.The use of the proposed device allows to increase the number of generated Quaternary-encoded sequences by η times.

Claims

Claim

A device for generating quaternary-encoded sequences containing a clock generator, the output of which is connected. with the C-inputs of the first counter and trigger, the output of which is connected to the first input of the OR-HE element, the output of which is connected to the first input of the modulator, the R-input of the first counter and the C-input of the first register, the output of the first discharge of which is connected to the first input of the first element And the first group, the outputs of the elements And which are connected with the corresponding inputs of the adder modulo two, the output of which is connected to the second input of the modulator, the outputs from the second πο.η-th (n = i, Ν) bits of the first register are connected from the first - 'my inputs corresponding ummatorov two groups module output, each 'i-ro (i = 1, n-1) adder. modulo two groups connected to the per7 1644385 * 8th input of the (i + 1) th element And of the first group, the second input of each adder modulo two groups combined with the second input of the element And of the first group of the same name, the output of the nth discharge of the first counter connected to the second input of the OR-NOT element and to the R-input of the trigger, the S-input of which is the input of the device’s start, the information inputs of the first register and the output of the modulator are respectively the first information inputs and the output of the device, characterized in that, for the purpose of expanding the area of device name by increasing the set of generated sequences, the second and third counters, the second group of AND elements, the second register, the NOT element, the AND elements, the multiplexer and the OR element, the output of which is connected to the third input of the modulator, the first inputs of the first and second groups are introduced into it information 25 inputs and with the address input of the multiplexer, with the first input of the first element And and through the element NOT with the first input of the second element And, the outputs of the bits of the first counter and second register are connected respectively the first and second inputs of the corresponding elements AND of the second group, the outputs of which are connected to the corresponding inputs of the OR element, the outputs of the first and second elements And are connected to the C-inputs of the second and third counters, the outputs of the discharges of which are connected to the second to n-th inputs of the first and second groups information inputs of the multiplexer, the first to (smt 1) -th outputs of which are connected to the second inputs of the same-name adders modulo two groups, the nth output of the multiplexer is connected to the second input of the same element And the first group, R-in rows of the second and third counters and C-input of the second register connected to the output of the <NOR i'vtorogo first second inputs of AND gates connected to the output of the clock, data inputs of the second register are the second information. device inputs.