SU1177910A1 - Device for generating quaternary-coded sequences - Google Patents

Device for generating quaternary-coded sequences Download PDF

Info

Publication number
SU1177910A1
SU1177910A1 SU843730709A SU3730709A SU1177910A1 SU 1177910 A1 SU1177910 A1 SU 1177910A1 SU 843730709 A SU843730709 A SU 843730709A SU 3730709 A SU3730709 A SU 3730709A SU 1177910 A1 SU1177910 A1 SU 1177910A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
binary
bit
inputs
Prior art date
Application number
SU843730709A
Other languages
Russian (ru)
Inventor
Anatolij P Chistyakov
Vyacheslav V Ignatov
Aleksandr P Rodimov
Original Assignee
Anatolij P Chistyakov
Vyacheslav V Ignatov
Aleksandr P Rodimov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anatolij P Chistyakov, Vyacheslav V Ignatov, Aleksandr P Rodimov filed Critical Anatolij P Chistyakov
Priority to SU843730709A priority Critical patent/SU1177910A1/en
Application granted granted Critical
Publication of SU1177910A1 publication Critical patent/SU1177910A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Изобретение относится к генераторам широкополосных шумоподобных сигналов и может быть использовано в радиолокации, радионавигации, радиосвязи, в системах синхронизации 5 и других радиотехнических системах для построения генераторов четверично-кодированных последовательностей.The invention relates to a generator of broadband noise-like signals and can be used in radiolocation, radio navigation, radio communications, synchronization systems 5 and other radio engineering systems for constructing generators of quaternally-coded sequences.

Цель изобретения - повышение точ- , ности путем улучшения корреляцион- 10 ных свойств формируемых последовательностей.The purpose of the invention is to improve the accuracy by improving the correlation properties of the formed sequences.

На чертеже представлена структурная электрическая схема устройства для формирования четверично-кодиро- 15 ванных последовательностей.The drawing shows a block diagram of a device for generating four-coded sequences.

Устройство для формирования четверично-кодированных последовательностей содержит генератор 1 тактовыхA device for generating quaternally coded sequences contains a generator of 1 clock

, импульсов, двоичный (т-ра з рядный счет-. 20 чик 2, модулятор 3, К&-триггер 4} п-разрядный параллельный регистр 5, элемент ИЛИ-НЕ 6, сумматоры 7^-7п по модулю два, элементы И 88П., pulses, binary (t-raz row count-. 20 chik 2, modulator 3, K & -trigger 4 } n-bit parallel register 5, element OR-NOT 6, adders 7 ^ -7 n modulo two, elements AND 88 P.

Устройство для формирования чет- 25 верично-кодированных последовательностей работает следующим образом.A device for the formation of 25-encoded-encoded sequences works as follows.

В исходном состоянии КЛ-триггер 4 находится в нулевом состоянии, т.е. на его выходе - нулевой потенциал. 30 Следовательно, на выходе элемента ИЛИ-НЕ 6 - единичный (высокий)потенциал, который обеспечивает исходное (нулевое)состояние К-разрядного счетчика 2, т.е. на выходах всех его л. разрядов - нулевое состояние, несмотря на то, что на его выходе присутствуют тактовые импульсы.In the initial state CL-trigger 4 is in the zero state, i.e. at its output - zero potential. Therefore, at the output of the element OR NOT 6, there is a single (high) potential that provides the initial (zero) state of the K-bit counter 2, i.e. on the outputs of all his l. Discharges - zero state, despite the fact that at its output there are clock pulses.

Кроме того, обеспечивается запрет 40 смены состояний разрядов νι -разрядного параллельного регистра 5, так как его тактовый вход также соединен с выходом элемента ИЛИ-НЕ 6, даже если на его кодирующих входах 45 происходит смена состояний. Тот же выход элемента ИЛИ-НЕ 6 удерживает в выключенном состоянии модулятор 3. Так как на выходах двоичного п-раз-. рядного счетчика 2 нулевые состоя- 50 ния, а они подключены к соответствующим входам элементов И 8-, - 3^, то независимо от состояний на выходах η-разрядного параллельного регистра 5 и сумматоров 7. — 7П, на выходах 55 элементов И 8^ - 8 п, а значит и на входах первого сумматора 7 по модулю: два нулевые потенциалы. Следовательно, на выходе первого сумматора 7 по модулю два удерживается нулевое состояние. Значит на информационном .и управляющем входах модулятора 3 также нулевые состояния.In addition, the prohibition of 40 state transitions of the digits of the νι-bit parallel register 5 is provided, since its clock input is also connected to the output of the OR-NOT 6 element, even if its state coding inputs 45 change state. The same output of the element OR NOT 6 keeps the modulator 3 in the off state. Since the outputs of the binary are n-times-. row counter 2 are zero states, and they are connected to the corresponding inputs of the AND 8-, - 3 ^ elements, then regardless of the states at the outputs of the η-bit parallel register 5 and adders 7. - 7 П , at the outputs of the 55 And 8 elements ^ - 8 n , and therefore at the inputs of the first adder 7 modulo: two zero potentials. Consequently, at the output of the first adder 7 modulo two, the zero state is held. So on the information and control inputs of the modulator 3 are also zero states.

При поступлении на вход запуска устройства положительного импульса длительностьюWhen a start impulse device arrives at the launch input

~£~ +% ’~ £ ~ + % '

где - тактовая частота генератора тактовых импульсов;where - the clock frequency of the generator of clock pulses;

Ьо - время задержки срабатывания КЗ-триггера 4,B o - the delay time of the trigger short-trigger 4,

он стробируется тактовым импульсом генератора Г тактовых импульсов и одновременно с фронтом этого тактового импульса КЗ-триггера 4 переходит в единичное состояние. Одновременно на выходе элемента ИЛИ-НЕ 6 образуется перепад уровня с единичного на нулевое,что обеспечивает установку нулевого уровня на входе установки в нулевое состояние К двоичного п-разрядного счетчика 2; запись в п-разрядный параллельный регистр 5 его входного состояния, которое было на кодирующих входах в момент стробирования запускающего импульса,' включение модулятора 3.it is gated by the clock pulse of the generator G of clock pulses and simultaneously with the front of this clock pulse of the KZ-flip-flop 4 turns into a single state. At the same time, at the output of the element OR NOT 6, a level difference from one to zero is formed, which ensures the installation of a zero level at the input of the installation to the zero state K of a binary n-bit counter 2; write to the p-bit parallel register 5 of its input state, which was on the coding inputs at the time of gating the trigger pulse, the inclusion of the modulator 3.

II

Так как нулевой потенциал на входе К двоичного η-разрядного счетчика 2 является одновременно разрешающим счет, то с приходом очередного тактового импульса генератора 1 тактовых импульсов состояния двоичного η-разрядного счетчика 2 начнут меняться с частотой £т следования тактовых импульсов. Ровно через 2 1 тактов, на η-м выходе двоичногоSince the zero potential input to the binary digit counter η-2 is both permissive account, with the advent of the next clock pulse generator 1 of clock pulses of the binary state of η-bit counter 2 will vary with the frequency £ t sampling clock. Exactly through 2 1 clock cycles, at the ηth output of the binary

η-разрядного счетчика 2 появится единичный потенциал, который вернет в исходное (нулевое ) состояние КЗ-триггер 4. Но нулевое состояние на выходе элемента ИЛИ-НЕ 6 не исчезнет, так . как единичное состояние η-го разряда двоичного η-разрядного счетчика 2 теперь будет на другом входе элемента ИЛИ-НЕ 6 еще ровно Σ*'"'тактов.The η-bit counter 2 will have a single potential, which will return to the initial (zero) state of the short-circuit trigger 4. But the zero state at the output of the element OR NOT 6 will not disappear, so. as the unit state of the ηth digit of the binary η-bit counter 2 will now be at another input of the OR-NOT 6 element exactly Σ * '"' cycles.

Таким образом, на выходе элемента ИЛИ-НЕ 6 нулевое состояник присутствует ровно 210 тактов от момента стробирования пускового импульса на входе запуска устройства. В момент возврата η-разряда двоичного п-разрядного счетчика 2 в нулевое состоя-, ние на входах элемента ИЛИ-НЕ 6Thus, at the output of the OR-NOT 6 element, the zero state is exactly 2 10 clocks from the moment of gating the starting pulse at the device start input. At the moment of returning the η-bit of the binary p-bit counter 2 to the zero state, is the input of the OR-NOT 6 element

33

1177910 41177910 4

будут нулевые состояния, что соответствует возврату устройства в исходное состояние.there will be zero states, which corresponds to the return of the device to its original state.

От момента запуска устройства, определяемого стробированием пускового 5 импульса на входе запуска γοτρθήοτΒ8ί двоичный η-разрядный счетчик 2 находится в динамическом (.счетном) состоянии ровно 2 и тактов работы генератора 1 тактовых импульсов, после чего 10From the launch device 5 determined gating trigger pulse to trigger input γοτρθήοτΒ8 ί η-bit binary counter 2 is in dynamic (.schetnom) able to exactly 2 clock cycles and the generator 1 of clock pulses, whereupon 10

автоматически устройство вернется в исходное состояние, описанное выше.automatically the device will return to the original state described above.

Знак для η слагаемых, каждое из которых является некоторой последовательностью из 2п элементов, объясняет назначение первого сумматора 7^ по модулю два, на выходе которого должен быть сформирован заданный ϋ-код. Каждое слагаемое на входах первого сумматора 7^ по модулю два является результатом логического умножения двух .кодовых последовательностей, откуда следует необходимость включения на входах первого сумматора 7А по модулю два ^5The sign for η terms, each of which is a sequence of 2 n elements, explains the purpose of the first adder 7 ^ modulo two, the output of which must be formed given-code. Each term of the inputs of the first adder 7 ^ modulo two is the result of ANDing two .kodovyh sequences, which implies the need to incorporate at the inputs of the first adder 7 A modulo two ^ 5

элементов И 8^- 8И. Одной из входных кодовых последовательностей 3~го элемента И (^ = 1,2,.. ,п) является последовательность а'*. , которая формируется на з~м выходе 30elements And 8 ^ - 8 And . One of the input code sequences of the 3 ~ th element I (^ = 1,2, .., n) is the sequence a '*. which is formed on s ~ m output 30

двоичного η-разрядного счетчика 2, когда последний находится в динамическом (счетном)состоянии. Поэтому первый вход ,]-го элемента И соединен непосредственно с ^-м разрядом двоич- 35 ного η-разрядного счетчика 2. Другой входной кодовой последовательностью, поступающей на второй вход 3-го элемента И, является последовательность, формируемая на (^-1)-м, 40 т.е. предыдущем, разряде двоичного η-разрядного счетчика 2, но предварительно просуммированная по модулю два с з~м разрядам двоичного инверсного. η-разрядного представле- 45 ния номера формируемой последовательности х|. Следовательно, на втором входе з~го элемента И необходимо включение сумматора по модулю два, на первый вход которого посту- 50 пает последовательность с выхода (.]-!)-го разряда двоичного п-разрядного счетчика 2, а на второй вход значение η разряда ,η-разрядного регистра 5, соответствующего состоя- 55 нию его элемента памяти (^триггера), которое определяется моментом строр бирования запускающего импульса наbinary η-bit counter 2, when the latter is in a dynamic (counting) state. Therefore, the first input,] of the first element And is connected directly to the ^ -th digit of the binary 35 η-bit counter 2. Another input code sequence arriving at the second input of the 3rd element And is the sequence formed on (^ -1 ) m, 40 i.e. the previous one, the discharge of a binary η-bit counter 2, but preliminarily summed modulo two and 3 ~ 3 bits of the binary inverse. The η-bit representation of the number of the generated sequence x |. Consequently, at the second input of the 3 th element, it is necessary to turn on the modulo two adder, the first input of which receives a sequence from the output (.] -!) Of the second digit of the binary n-bit counter 2, and the second input has the value η discharge, η-bit register 5, corresponding to the state of its memory element (^ flip-flop), which is determined by the moment of triggering the trigger pulse on

входе запуска устройства. Состояние элементов памяти η-разрядного параллельного регистра 5 в динамическом режиме работы двоичного п-разрядного счетчика остаются неизменными, даже если на кодирующих входах η-разрядного параллельного регистра 5 в этом время состояния меняются. Следующая смена состояний выходов празрядного параллельного регистра 5 возможна лишь при очередном запуске устройства.device startup input. The state of the memory elements of the η-bit parallel register 5 in the dynamic mode of operation of the binary n-bit counter remain unchanged, even if the coding inputs of the η-bit parallel register 5 at this time state change. The next change of the states of the outputs of the parallel parallel register 5 is possible only at the next launch of the device.

Итак, обеспечивая на кодирующих входах η-разрядного параллельного регистра 5 в момент запуска устройства по входу запуска состояния, со, ответствующие двоичному представлению номера формируемой последовательности, на выходе первого сумматора 7 по модулю два в последовательном коде будет сформирована последовательность требуемого номера.So, providing the coding inputs of the η-bit parallel register 5 at the moment the device starts up on the state start input, co corresponding to the binary representation of the generated sequence number, the output of the first adder 7 modulo two in the sequential code will form the required number.

Как уже отмечалось, в динамическом режиме работы двоичного п-разрядного счетчика 2, когда на информационный вход с выхода первого сумматора 7| по модулю два поступает ϋ-последовательность, на входе включения модулятора 3 с выхода элемента ИЛИ-НЕ 6 поддерживается нулевой потенциал, обеспечивающий включение модулятора 3. Одновременно с формируемой на информационном входе модулятора 3 двоичной ϋ-последовательностью, на управляющий вход модулятора поступает последовательность А^ с выхода первого разряда двоичного празрядного счетчика 2. Так как последовательность на выходе первого разряда двоичного η-разрядного счетчика 2 имеет вид А^ = 0101,...01, то нечетным элементам формируемой на информационном входе модулятора 3 ϋ-последовательности соответствует нулевой потенциал управляющего входа модулятора 3, а четным элементам - единичный потенциал.As already noted, in the dynamic mode of the binary n-bit counter 2, when the information input from the output of the first adder 7 | modulo two, the последовательность-sequence arrives, the ground potential at the input of the switching on of the modulator 3 from the output of the OR-NOT 6 element is maintained to ensure the switching on of the modulator 3. Simultaneously with the binary ϋ-sequence formed at the information input of the modulator 3, the sequence A ^ arrives at the control input of the modulator from the output of the first digit of the binary digit counter 2. Since the sequence at the output of the first digit of the binary η-bit counter 2 has the form A ^ = 0101, ... 01, then the odd elements formed on and formational inlet modulator 3 ϋ-sequence corresponds to the zero potential of the control input of the modulator 3, and even elements - a single potential.

Во включенном состоянии на выходе модулятора 3 выдается один из четырех элементов формируемого четверично-кодированного сигнала ( последовательности четырех элементов), которые условно обозначим в виде , Ъ ,In the on state, at the output of the modulator 3, one of the four elements of the generated four-coded signal (sequence of four elements) is output, which we denote as, b,

Логика работы модулятора 3 задается следующим образом:The logic of the modulator 3 is set as follows:

5 1177910 65 1177910 6

Г-°ХH- ° X

г-4r-4

Л, если ϋ.L, if ϋ.

VV

β, если ϋ{/·β if ϋ {/ ·

если А =0if A = 0

ΊΊ

если ϋ£ => О | если ϋ£» =· 1if ϋ £ => O | if ϋ £ "= · 1

если А^=1,if A ^ = 1,

1one

т.е. когда на информационном входе нечетный элемент ϋ-последовательнос- ю ти, что определяется состоянием на управляющем входе, тогда в зависимости от значения ϋ-последовательности модулятор выдает на информаци- : онный выход символ Л/илИ(Д, причем оЦ 15 когда элемент ϋ-последовательностиthose. when the information input has an odd ϋ-sequence element, which is determined by the state at the control input, then, depending on the value of the ϋ-sequence, the modulator outputs an information output : the L / or IL symbol (D, and oC 15 when the- sequences

равен "0", и β^когда "1". Если же на управляющем входе единичный потенциал, что соответствует четному элементу ϋ-последовательности на информационном входе модулятора 3, то он выдаете на выход 4 символ о или У , причем о , когда элемент ϋ-последовательности равен "0" и У· когда "1".equal to "0", and β ^ when "1". If there is a single potential at the control input, which corresponds to an even element of the ϋ-sequence at the information input of the modulator 3, then it outputs an o or Y symbol to output 4, and o, when the-sequence element is "0" and Y · when "1 ".

Таким образом, устройство для формирования четверично-кодированных последовательностей обеспечивает повышение точности путем улучшения корреляционных свойств формируемых последовательностей.Thus, a device for generating four-coded sequences provides increased accuracy by improving the correlation properties of the generated sequences.

Claims (2)

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЧЕТВЕРИЧНО-КОДИРОВАННЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ, содержащее генератор тактовых импульсов, двоичный η-разрядный счетчик и модулятор, выход которого является информационным выходом устройства, отличающееся тем, что, с целью повышения точности путем улучшения корреляционных свойств формируемых последовательностей^в него введены η-разрядный параллельный регистр,A DEVICE FOR FORMING FOUR-CODED SEQUENCES, containing a clock pulse generator, a binary η-bit counter and a modulator whose output is an information output of the device, characterized in that, in order to improve accuracy by improving the correlation properties of the generated sequences ^, η-bit is entered into it parallel register, η сумматоров по модулю два (где η = 1,2...,η), η элементов И, элемент ИЛИ-НЕ и КЗ-триггер, к тактовому входу которого и входу двоичного Ц -разрядного счетчика подключен выход генератора тактовых импульсов , при этом ·8-вход КЗ-триггера является входом запуска устройства, а к К-входу ΚΛ -триггера и первому входу элемента ИЛИ-НЕ подключен выход η-го разряда двоичного разрядного счетчика, к тактовому входу которого, а также к тактовому входу Ч-разрядного параллельного регистра и входу включения модулятора подключен выход элемента ИПИ-ΗΕ,κ второму входу которого подключен выход КЗ-триггера, причем выходы η элементов И подт-.. ключены к входам первого сумматора по модулю два, выход которого, а также выход первого разряда двоичного η-разрядного счетчика подключены соответственно к информационному и управляющему входам модулятора,а к перво- § му входу з~го элемента И (где 5 =η adders modulo two (where η = 1,2 ..., η), η elements AND, OR-NOT element and KZ-trigger, to the clock input of which and the input of the binary C-bit counter the clock generator output is connected, This 8-input short-trigger is the device start input, and the K-input of the входΛ-trigger and the first input of the OR-NOT element are connected to the output of the ηth digit of the binary bit counter, to the clock input of which is bit parallel register and the enable switch of the modulator is connected to the output of the element IPI-ΗΕ, κ to the second input the output of the short-circuit trigger is connected, the outputs η of the elements AND are connected to the inputs of the first modulo-two adder, the output of which, as well as the output of the first digit of the binary η-bit counter are connected respectively to the information and control inputs of the modulator, and to the first input of the first element I (where 5 = = 1,2,...п) и к первому входу ()+1) сумматора по модулю два подключен выход )-го разряда двоичного л-разрядного счетчика, при этом выход первого разряда П-разрядного параллельного регистра подключен к второму входу первого элемента й, а выходы других разрядов п. -разрядного параллельного регистра подключены к вторым входам соответствующих сумматоров по модулю два, выходы которых подключены к вторым входам соответствующих элементов И, входы η,-разрядного параллельного регистра являются кодирующими входами устройства.= 1,2, ... n) and to the first input () +1) of the modulo two adder is connected the output of the) digit of the binary L-bit counter, while the output of the first discharge of the U-bit parallel register is connected to the second input of the first element d, and the outputs of the other bits of the p. -bit parallel register are connected to the second inputs of the corresponding modulo-two adders, whose outputs are connected to the second inputs of the corresponding elements And, the inputs of the η, -bit parallel register are the coding inputs of the device. 5Ц .... 11779105C .... 1177910 1one 11779101177910 22
SU843730709A 1984-04-18 1984-04-18 Device for generating quaternary-coded sequences SU1177910A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843730709A SU1177910A1 (en) 1984-04-18 1984-04-18 Device for generating quaternary-coded sequences

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843730709A SU1177910A1 (en) 1984-04-18 1984-04-18 Device for generating quaternary-coded sequences

Publications (1)

Publication Number Publication Date
SU1177910A1 true SU1177910A1 (en) 1985-09-07

Family

ID=21115178

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843730709A SU1177910A1 (en) 1984-04-18 1984-04-18 Device for generating quaternary-coded sequences

Country Status (1)

Country Link
SU (1) SU1177910A1 (en)

Similar Documents

Publication Publication Date Title
SU1177910A1 (en) Device for generating quaternary-coded sequences
EP0030857B1 (en) Programmable counter circuit
SU1504803A1 (en) N-ary code shaper
SU1661975A1 (en) Pseudorandom sequence generator
SU1388994A1 (en) Quadruple-coded sequence generator
SU1338020A1 (en) M-sequence generator
SU1192120A1 (en) Pulse sequence generator
SU1035820A1 (en) Delay tracking digital device
SU1277387A2 (en) Pulse repetition frequency divider
RU2040854C1 (en) Device for generation of time interval
SU871314A2 (en) Discrete matched filter
RU2022448C1 (en) Noise-like signal simulator
SU1539973A1 (en) Pulse sequecne shaper
SU1672445A1 (en) Equally distributed random numbers generator
SU1275761A2 (en) Pulse repetition frequency divider
SU762195A1 (en) Pulse repetition rate dividing apparatus
SU1179335A1 (en) Quasi-stochastic converter
SU1700770A1 (en) Code combination separator
SU1264165A1 (en) Adder-accumulator
SU1392620A1 (en) Device for generating m-coded pulse sequence
RU2042275C1 (en) Start-stop transmitter
SU1418701A1 (en) Counter-type adder
SU1045398A1 (en) Sample device
SU1198533A1 (en) Device for simulating phase jitter of pulses of code sequence
SU1160563A1 (en) Device for counting pulses