RU2042275C1

RU2042275C1 - Start-stop transmitter

Info

Publication number: RU2042275C1
Authority: RU
Inventors: Марина Федоровна Вещеникина; Евгений Федорович Капинос
Original assignee: Марина Федоровна Вещеникина; Евгений Федорович Капинос
Priority date: 1992-07-01
Filing date: 1992-07-01
Publication date: 1995-08-20

Abstract

FIELD: transmission of discrete information. SUBSTANCE: start-stop transmitter includes clock pulse generator 1, selector unit 2, shift register 3, wire 4 of zero potential, OR gates 5, 6, 11, AND gates 7-10. EFFECT: enhanced operational reliability. 2 dwg

Description

Изобретение относится к передаче дискретной информации. The invention relates to the transmission of discrete information.

Известно устройство для передачи дискретной информации, содержащее генератор тактовых импульсов, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которых объединены с первым входом третьего элемента И и входом блокировки наборного блока и подключены к выходу элемента ИЛИ, входы которого подключены к выходам старших разрядов, начиная с второго регистра сдвига, вход приема сигналов последовательного кода, синхронизирующий вход и управляющий код, объединенный с входом старшего разряда, которого подключены соответственно к шине нулевого потенциала, выходу первого элемента И к выходу второго элемента И, третий вход которого подключен к выходу ключа, вход которого соединен с сигнальным выходом наборного блока, выходы информационных разрядов которого соединены с входами разрядов регистра сдвига, выход младшего (первого) разряда которого соединен с вторым входом третьего элемента И и первым входом сумматора, второй вход которого соединен с выходом третьего элемента И, а выход сумматора соединен с выходом устройства. A device for transmitting discrete information containing a clock pulse generator, the output of which is connected to the first inputs of the first and second elements AND, the second inputs of which are combined with the first input of the third element AND and the input of blocking the typeset unit and connected to the output of the OR element, the inputs of which are connected to high-order outputs, starting from the second shift register, an input for receiving signals of a serial code, a synchronizing input and a control code, combined with the input of the high-order bit, which is connected respectively to the zero potential bus, the output of the first AND element to the output of the second AND element, the third input of which is connected to the output of the key, the input of which is connected to the signal output of the typeset unit, the outputs of the information bits of which are connected to the inputs of the bits of the shift register, the output of the lowest (first) the discharge of which is connected to the second input of the third element And and the first input of the adder, the second input of which is connected to the output of the third element And, and the output of the adder is connected to the output of the device.

Целью изобретения является обеспечение возможности увеличения импульсной мощности светового излучения при работе в волоконно-оптических линиях связи. The aim of the invention is to provide the possibility of increasing the pulsed power of light radiation when working in fiber optic communication lines.

На фиг.1 изображена структурная электрическая схема предложенного стартстопного передатчика; на фиг.2 схема генератора тактовых импульсов. Figure 1 shows the structural electrical diagram of the proposed start-stop transmitter; figure 2 diagram of a clock generator.

Стартстопный передатчик содержит генератор 1 тактовых импульсов, наборный блок 2, регистр сдвига 3, шину 4 нулевого потенциала, первый второй элементы ИЛИ 5, 6, первый второй, третий и четвертый элемент И 7-10, третий элемент ИЛИ 11. The start-stop transmitter contains a clock generator 1, a dial-up block 2, a shift register 3, a zero potential bus 4, a first second OR element 5, 6, a first second, third and fourth element AND 7-10, a third element OR 11.

Генератор тактовых импульсов содержит задающий генератор 12, триггеры 13, 14, формирователь 15 импульсов. The clock generator comprises a master oscillator 12, triggers 13, 14, a pulse shaper 15.

Стартстопный передатчик работает следующим образом. Start-stop transmitter operates as follows.

С выхода генератора 1 тактовых импульсов поступают тактовые импульсы. При наличии кодовой комбинации в наборном блоке 2 кодовая комбинация с выходов наборного блока подается на соответствующие входы регистра 3 сдвига, а на третий вход элемента И 7 с сигнального выхода наборного блока 2 подается высокий потенциал, сигнализирующий о готовности кодовой комбинации наборного блока 2 к передаче. Первый импульс, пришедший с выхода генератора 1 тактовых импульсов на второй вход элемента И 7, проходит через него на управляющий вход регистра 3 сдвига и производит запись параллельной кодовой комбинации, действующей на входах регистра 3 сдвига. При этом в младший разряд регистра 3 записывается "0", в старший разряд регистра 3 "1", в остальные разряды регистра 3 кодовая комбинация, поданная с выходов наборного блока 2 на соответствующие входы регистра 3 сдвига. Как только информация записывается в регистр 3 сдвига, на выходе старшего разряда регистра 3 сдвига и выходе элемента ИЛИ 5 появляется высокий потенциал. Высокий потенциал с выхода элемента ИЛИ 5 поступает на блокировочный вход наборного блока 2, благодаря чему набранная ранее в наборном блоке 2 кодовая комбинация сбрасывается и дает разрешение на набор новой комбинации. Высокий потенциал с выхода элемента ИЛИ 5 поступает на входы элементов И 7 и 8, благодаря чему запрещается прохождение тактовых импульсов через элемент И 7 и разрешается прохождение тактовых импульсов через элемент И 8 на синхронизирующий вход регистра 3 сдвига. Одновременно на первый вход элемента ИЛИ 6 подается высокий потенциал, а на выходе регистра 3, соединенном с вторым входом элемента ИЛИ 6, снимается сигнал высокого уровня и устанавливается сигнал низкого уровня. Под действием тактовых импульсов в регистре 3 сдвига происходит сдвиг записанных в него сигналов двоичных информационных разрядов. Кодовая комбинация высоких ("1") и низких ("0") уровней сигнала с выхода первого разряда регистра 3 сдвига через элемент ИЛИ 6 управляет прохождением сигналов и соответственно через 9 элемент И (высокий уровень сигнала) и через 10 элемент И (низкий уровень сигнала). Сигналы с выходов соответственно элементов И 9 и 10 объединяются элементом ИЛИ 11 и с его выхода поступают на выход устройства и далее в канал связи. При этом символы "1" выдаются в канал связи высоким уровнем на первой половине канального интервала и низким (нулевым) уровнем на второй половине канального интервала, а символы "0" выдаются в канал связи высоким уровнем на первой и третьей четвертях канального интервала и низким (нулевым) уровнем на второй и четвертой четвертях канального интервала. From the output of the clock generator 1, clock pulses are received. If there is a code combination in the set-up unit 2, the code combination from the outputs of the set-up unit is supplied to the corresponding inputs of the shift register 3, and a high potential is applied to the third input of the And 7 element from the signal output of the set-up unit 2, signaling that the code combination of the set-up unit 2 is ready for transmission. The first pulse that came from the output of the clock pulse generator 1 to the second input of the And 7 element passes through it to the control input of the shift register 3 and records a parallel code combination acting on the inputs of the shift register 3. At the same time, “0” is written to the low-order bit of register 3, “1” to the high-order bit of register 3, and the code combination filed from the outputs of typesetting unit 2 to the corresponding inputs of shift register 3 to the remaining bits of register 3. As soon as the information is recorded in the shift register 3, a high potential appears at the output of the high order of the shift register 3 and the output of the OR element 5. The high potential from the output of the OR element 5 goes to the blocking input of the set-up block 2, so that the code combination dialed earlier in the set-up block 2 is reset and gives permission to dial a new combination. The high potential from the output of the OR element 5 goes to the inputs of the elements And 7 and 8, so that the passage of clock pulses through the And 7 element is prohibited and the passage of clock pulses through the And 8 element is allowed to the synchronization input of the shift register 3. At the same time, a high potential is applied to the first input of the OR 6 element, and a high level signal is taken at the output of the register 3 connected to the second input of the OR 6 element and a low level signal is set. Under the action of clock pulses in the register 3 shift there is a shift recorded in it signals of binary information bits. A code combination of high ("1") and low ("0") signal levels from the output of the first bit of shift register 3 through the OR element 6 controls the passage of signals and, respectively, through 9 AND element (high signal level) and 10 AND element (low level) signal). The signals from the outputs of the elements And 9 and 10, respectively, are combined by the element OR 11 and from its output go to the output of the device and then to the communication channel. In this case, the characters "1" are issued to the communication channel high level in the first half of the channel interval and low (zero) level in the second half of the channel interval, and the characters "0" are issued to the communication channel high level in the first and third quarters of the channel interval and low ( zero) level in the second and fourth quarters of the channel interval.

Так как на управляющем входе регистра 3 сдвига действует низкий потенциал, запись по параллельным входам запрещается, и в регистр 3 сдвига по мере сдвига информации записываются нули за счет подключенного входа приема последовательной информации к шине 4 нулевого потенциала. При сдвиге из младшего разряда регистра 3 сдвига последней единичной посылки, записанной в начале цикла работы стартстопного передатчика в старший разряд регистра 3, на выходе элемента ИЛИ 5 появляется низкий потенциал, который запрещает прохождение тактовых импульсов через элемент И 8, обеспечивает установление высокого потенциала на выходе элемента ИЛИ 6. Since a low potential acts on the control input of the shift register 3, recording on parallel inputs is prohibited, and zeros are written to the shift register 3 as the information is shifted due to the connected input for receiving serial information to the zero potential bus 4. When shifting from the low-order bit of register 3, the shift of the last single package recorded at the beginning of the start-stop transmitter operation cycle to the high-order bit of register 3, a low potential appears at the output of the OR 5 element, which prevents the clock pulses from passing through the And 8 element, ensures the establishment of a high potential at the output element OR 6.

При поступлении с наборного блока 2 новой кодовой комбинации на регистр 3 сдвига цикл работы стартстопного передатчика повторяется. Upon receipt of a new code combination from the dialing unit 2 to the shift register 3, the operation cycle of the start-stop transmitter is repeated.

Генератор 1 тактовых импульсов работает следующим образом. The clock generator 1 operates as follows.

Импульсы с выхода задающего генератора 12 поступают на счетный вход триггера 13. Триггер 13 формирует сигнал типа меандр, который поступает на выход генератора 1 и счетный вход триггера 14. Триггер 14 по переднему фронту входных импульсов формирует сигнал типа меандр, но с частотой в два раза ниже частоты входного сигнала. Сигнал с выхода триггера 14 поступает на вход генератора 1 и на вход формирователя 15 импульсов, который по переднему фронту входного сигнала формирует импульсы и выдает их на выход генератора 1. The pulses from the output of the master oscillator 12 are fed to the counting input of the trigger 13. Trigger 13 generates a signal of the meander type, which is fed to the output of the generator 1 and the counting input of the trigger 14. Trigger 14 generates a square wave of the type along the leading edge of the input pulses, but with a frequency of two times lower input frequency. The signal from the output of the trigger 14 is fed to the input of the generator 1 and to the input of the pulse shaper 15, which generates pulses along the leading edge of the input signal and gives them to the output of the generator 1.

Claims

A START-STOP TRANSMITTER containing a clock generator, a typeset unit, the outputs of the bits of which are connected to the inputs of the bits of the shift register, the input of the reception of serial information of which is connected to the zero potential bus, the outputs of the bits of the shift register are connected to the inputs of the first OR element, the output of which is connected to the combined first inputs the first and second elements And, the second inputs of which are combined and connected to the first output of the clock generator, the output of the first element And is connected to by the control input and the input of the highest bit of the shift register, the output of the second AND element is connected to the synchronizing input of the shift register, and the third AND element, characterized in that the second, third OR elements and the fourth AND element are introduced, and the first input of the second OR element is connected to the blocking input of the type-setting block and is connected to the output of the first OR element, the second input of the second OR element is connected to the low-order output of the shift register, the output of the second OR element is connected to the first input of the third AND element and the first input the house of the fourth AND element, the second inputs of the third and fourth AND elements are connected respectively to the second and third outputs of the clock generator, the outputs of the third and fourth AND elements are connected to the inputs of the third OR element, the output of which is connected to the output of the transmitter, the signal output of the typeset unit is connected to the third the input of the first element And, the output of which is connected to the input of the least significant bit of the shift register.