« Изобретение относитс к радиотехнике и предназначено дл поиска и синхронизации псевдошумовых сигна лов по временному положению и такто вой частоте. Целью изобретени вл етс сокра щение времени поиска псевдопгумового сигнала по временной задержке. На чертеже представлена структурна электрическа схема предложенно устройства поиска псевдошумовых сигналов . Устройство поиска псевдошумовых сигналов содержит ограничитель 1, линию 2 задержки, первый перемножитель 3, сумматор 4, фильтр 5 нижних частот, второй перемножитель 6, первый ключ 7, регистр 8 сдвига, управл емый тактовый генератор 9, д шифратор 10, первый сумматор 11 по модулю два, счетчик 12, второй ключ 13, инвертор 14, второй сумма .тор 15 по модулю два, Устройство поиска псевдошумовых сигналов работает следующим образом В начальном положении первый ключ 7 устанавливаетс в положение, соответствующее вводу бинарных сигналов с выхода линии 2 задержки (врем задержки равно 0,5г„ ) в первый разр д регистра сдвига 8 местного генератора псевдослучайных последовательностей (ПСП). По мере заполнени регистра 8 сдвига от первого до -гo производитс одновреченное сравнение сигналов с выхода второго сумматора 15 по модулю два с входным сигналом регистра 8 сдвига , поступающего с выхода линии 2 задержки на вход первого разр да регистра сдвига В. При совпадении значений этих сигналов на входе пер вого сумматора 11 по модулю два вырабатываетс С, который, поступа на инвертор 14, преобразуетс в 1 и открывает второй ключ 13 дл пропускани на счетный вход счетчика 12 тактовых импульсов с выхода управл емого тактового генератора 9, Эта 652 операци продолжаетс до совпадени всех и. элементов последовательности, т.е. до полного заполнени регистра 8 сдвига кодовой комбинацией отрезка псевдослучайной последовательности при отсутствии в ней оЩибок, при этом в счетчик 12 записьшаетс /ъ импульсов, и дешифратор 10, настроенный на это число, вьщает сигнал на первый ключ 7 дл подключени к входу первого разр да регистра сдвига В вместо выхода линии 2 задержки , выхода второго сумматора 15 по модулю два, при этом местный генератор псевдослучайной последовательности (МГП) переходит в режим самогенерации и, так как была произведена в реальном масштабе времени оценка каждого записанного в регистр В сдвига элемента последовательности, производитс захват сигнала след щей системой, состо щей из первого и второго перемножителей 3 и 6, в которых осуществл етс перемножение входного сигнала с линии задержки 2 на сигналы ,с выходов двух разных, разр дов регистра сдвига 8, а. результат с выхода перемножителей 3 и 6 суммируетс в сумматоре 4 и фильтруетс в фильтре 5 нижних частот, в результате чего вырабатываетс управл ющий сигнал рассогласовани по тактовой частоте и поступает на управл ющий вход управл емого тактового генератора 9, тактовые импульсы с которого подаютс на входы-разр дов регистра 8 сдвига. При несовпадении каких-либо элементов последовательности , поступающих на вход первого сумматора 11 по модулю два (т.е. О 1 и О), на его выходе вырабатьшаетс , сбрасывающий счетчик 12 в нулевое состо ние, а инвертор 14 создает сигнал, закрывающийключ . 13 дл прохождени счетных импульсов. При последующих совпадени х , поступающих на вход сумматора 1 1 по модулю два сигналов, в счетчике 12 начинаетс счет до совпадени |v -элементов."The invention relates to radio engineering and is intended to search and synchronize pseudo-noise signals by time position and clock frequency. The aim of the invention is to reduce the time to search for a pseudo-gum signal by time delay. The drawing shows a structural electrical circuit of the proposed device for searching for pseudo-noise signals. The pseudo noise signal search device contains limiter 1, delay line 2, first multiplier 3, adder 4, low pass filter 5, second multiplier 6, first key 7, shift register 8, controlled clock generator 9, d encoder 10, first adder 11 through module two, counter 12, second key 13, inverter 14, second sum mod. 15 modulo two, Pseudo-noise signal searching device operates as follows. In the initial position, the first key 7 is set to the position corresponding to the input of binary signals from the delay line 2 output and (the delay time is 0.5 g) for the first discharge of the shift register 8 of the local pseudo-random sequence generator (SRP). As the shift register from the first to the -th register is filled, the single-digit comparison of the signals from the output of the second adder 15 modulo two to the input signal of the shift register 8, coming from the output of the delay line 2 to the input of the first bit of the shift register B, is made. modulo two at the input of the first adder 11 is generated C, which, being fed to the inverter 14, is converted to 1 and opens the second key 13 for passing the counter 12 clock pulses from the output of the controlled clock generator to the counting input 9, This 652 operation continues until all matches and. elements of the sequence, i.e. until the shift register 8 is completely filled with a code combination of a segment of a pseudo-random sequence without a pinch in it, while the counter 12 records /, pulses, and the decoder 10 tuned to this number transmits the signal to the first key 7 for connection to the input of the first register bit shift instead of the output line 2 delay, the output of the second adder 15 modulo two, while the local pseudo-random sequence generator (MGP) goes into self-generation mode and, since it was produced in real time about The frame of each sequence element, written in register B, is captured by a tracking system consisting of first and second multipliers 3 and 6, in which the input signal from delay line 2 is multiplied by signals from the outputs of two different register bits shift 8, a. the output from the multipliers 3 and 6 is summed in the adder 4 and filtered in the low-pass filter 5, as a result of which a control error signal is generated at the clock frequency and is fed to the control input of the controlled clock generator 9, the clock pulses from which are fed to the inputs bits of register 8 shift. If any elements of the sequence that enter the input of the first adder 11 modulo two (i.e., O 1 and O) do not match, an output is generated at its output, resetting the counter 12 to the zero state, and the inverter 14 generates a signal that closes the key. 13 for passing counting pulses. In subsequent matches, arriving at the input of the adder 1 1 modulo two signals, counter 12 begins counting before the coincidence of | v-elements.