SU1644124A1 - Преобразователь кодов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении интерфейсов дл  стыковки цифровых систем с различными кодами. Цель изобретени  - расширение области применени  преобразовател  кодов за счет обеспечени  возможности работы с различными входными и выходными кодами. Преобразователь кодов содержит генератор 1 тактовых импульсов, элементы И-НЕ 2-4, счетчик 5 импульсов, блок 6 посто нной пам ти, блок 7 оперативной пам ти, сумматор 8, триггер 9 режима. 1 ил.

Description

05 Ј

Ј

to

4

Изобретение относитс  к области ав тематики и вычислительной техники и может быть использовано при построении интерфейсов дл  стыковки цифровых систем с различными кодами.

Цель изобретени  - расширение области применени  преобразовател  кодов за счет обеспечени  возможности работы с различными входными и выходными кодами.

На чертеже представлена функциональна  схема преобразовател  кодов.

Преобразователь кодов содержит генератор 1 тактовых импульсов, элемен- ты И-НЕ 2-4, счетчик 5 импульсов, блок 6 посто нной пам ти, блок 7 оперативной пам ти, сумматор 8, триггер 9 режима, блок 6 пам ти содержит дешифратор 10 адреса пам ти, запоминающее устройство 11, группу 12 выходных ключей, блок 7 оперативной пам ти содержит дешифратор 13 адреса пам ти, запоминающее устройство 14, группу 15 входных ключей и группу 16 выходных ключей.

Преобразователь работает следующим образом.

Перед установкой в преобразователь блок 6 пам ти программируетс  во входных кодах устройства, к которому будет подключен преобразователь. Далее блок 6 устанавливаетс  в преобразователь табличных кодов, сам преобразователь - в систему применени . Перед работой формируетс  таблица соответстви  последовательностей входных и выходных кодов, где каждому выходному коду соответствует входной.Далее работа преобразовател  осуществл етс  в двух режимах.

Режим записи. После включени  питани  устройство переходит в исходное состо ние: происходит сброс счетчика 5 и триггера 9, этому состо нию триггера соответствует режим записи информации в блок 7 пам ти по адресу, получаемому со счетчика 5. Запись информации и счет адреса осуществл ютс  при прохождении стробирующего сигнала через элемент 3 на счетчик 5 в соответствующем положении триггера 9. После записи 32-х значений кодов триггер 9 сигналом со счетчика 5 переводитс  в противоположное состо ние и запирает элемент 3, перевод  блок 7 в режим воспроизведени . Преобразователь перешел в режим воспроизведени .

0

5

0

5

0

5

0

5

Режим воспроизведени . Далее работа преобразовател  сводитс  к следующему: в момент прихода стробирующего сигнала открываетс  третий вход элемента 2 и импульсы поступают на вход счетчика 5. Счетчик 5 начинает измен ть адреса, осуществл   выбор соответствующей информации из блока 7 оперативной пам ти На сумматор 8, где сравниваетс  с входным кодом, поступающим на другие входы сумматора 8, счетчик строба успевает просмотреть все адреса 20-30 раз. В случае совпадени  входного кода и кода в блоке 7 пам ти на выходе сумматора 8 по вл етс  сигнал, который блокирует работу элемента 2, разрешает работу элемента 4 и считывание информации из блока 6 пам ти, при этом на выходе элемента 4 вырабатываетс  выходной строб дл  внешнего устройства.

При прохождении входного строба элементы 4,3,2 запираютс , выдача информации прекращаетс , преобразователь находитс  в статике. При по влении следующего строба подключаетс  генератор 1 через элемент И-НЕ 2, счетчик 5 начинает перебор адресов и операции повтор ютс .

Информацию, занесенную в блок 7 оперативной пам ти, можно мен ть перед началом преобразовани , настраива  преобразователь на работу с теми или другими входными кодами.

Claims (1)

1. Формула изобретени 

   Преобразователь кодов, содержащий блок посто нной пам ти и сумматор, о тличающийс  тем, что, с целью расширени  области применени  преобразовател  путем обеспечени  т возможности работы с различными входными и выходными кодами, в него введены генератор тактовых импульсов, счетчик импульсов, блок оперативной пам ти, элементы И-НЕ и триггер режима , выход генератора тактовых импульсов соединен с первым входом первого элемента И-НЕ, выход которого объединен с выходом второго элемента И-НЕ и соединен с входом счетчика импульсов , выходы разр дов которого соединены с соответствующими адресными входами блока посто нной пам ти, блока оперативной пам ти, вход триггера режима подключен к выходам старшего разр да счетчика импульсов, пер-

   516

   вый выход триггера режима соединен с первыми входами второго и третьего элементов И-НЕ и входом разрешени  записи блока оперативной пам ти, второй выход триггера режима соединен с входом разрешени  считывани  блока оперативной пам ти, выходы которого соединены с первыми входами сумматора , выход которого соединен с входом разрешени  считывани  блока посто нной пам ти и с вторыми входами первого и третьего элементов И-НЕ, выход

   0

   24

   которого  вл етс  управл ющим выходом преобразовател , вторые входы сумматора и информационные входы блока оперативной пам ти объединены и  вл ютс  информационными входами преобразовател , третьи входы первого и третьего элементов И-НЕ и второй вход второго элемента И-НЕ объединены и  вл ютс  управл ющим входом преобразовател , выходы блока посто нной пам ти  вл ютс  информационными выходами преобразовател .