SU1430967A1 - Устройство умножени рел ционных отношений - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах управлени  рел ционными базами данных. Цель изобретени  расширение области применени  за счет выполнени  операции умножени  рел ционной алгебры п отношений. Поставленна  цель достигаетс  тем, что устройство содержит первый счетчик 1, первый дешифратор 2, первый блок 3 пам ти, служебный разр д 4 блока. 3 пам ти, первый -регистр 5, служебньм разр д 6 регистра 5, вруп- пу 7 из р элементов И, где р- разр дность рел ционного отношени , второй регистр 8, второй и третий счетчики 9 и 10, со второго по четвертый дешифраторы 11-13, первый и второй коммутаторы 4 и 15, узел 16 сравнени , первый и второй триггеры 17 и 18, с первого по четвертый элементы И 19- 22, с первого по дев тый элементы ИЛИ 28-31, первый и Второй блоки 32 и 33 пам ти, блок 34 управлени . 2 ил. i (Л

Description

41ь

О9

Изобретение относитс  к вычислительной технике и может быть использовано в системах управлени  рел ционными базами данных.

Цели изобретени  - расширение области применени  устройства за счет выполнени  п операций рел ционного умножени , где .

На фиг,1 изображена схема предла- гаемого устройства, на фиг.2 - пример реализации блока управлени .

Устройство содержит первый счетчик 1 , первый дешифратор 2, первый блок 3 пам ти, служебный разр д 4 блока 3 пам ти, первый регистр 5, служебный разр д 6 регистра 5, группу 7 из р элементов И, второй регистр 8, второй 9 и третий 10 счетчики , второй П, третий 12 и четвертый 13 дешифраторы, первый 14 и второй 15 коммутаторы, узел 16 сравнени , первый 17 и второй 18 триггеры, с первого по четвертый элементы И 19 - 22, с первого по дев тый элементы ИЛИ 23 - 31, первый 32 и второй 33 блоки пам ти, блок 34 управлени , с первого по дев тнадцатый здыходы 35 - 53-блока управлени , вход 54 признака режима блока управлени , вход 55 за- пуска устройства и вход 56 останова блока управлени .

Блок 34 управлени  содержит два регистра 57 и 58, выход (разр ды) 59 адресного пол  регистра 58, две груп- пы 60 и 61 элементов И, группу 62 элементов ИЛИ, счетчик 63, два депмф- ратора 64 и 65, узел 66 пам ти, адресное поле 67 узла 66 пам ти, генератор 68 импульсов, триггер 69 и эле- мент И 70.

Расширенное декартово произведение п отношений задаетс  формулой

D, ® D2® ,... , ® 0„ t(d,d...d)

: D, Л . ..AdjE Dp ,

где d,,d,...,dn - строки - кортежи

отношений.

В блоке 32 пам ти заранее записаны адреса отношений, которые необхо- . димо перемножить, в блоке 3 пам ти записаны элементы каждого отношени .

По импульсу на входе 55 устройства счетчики 9 и 10 устанавливаютс - в нулевое состо ние, обнул етс  триггер 69 и запускаетс  генератор 68 импульсов (с определенной задержкой ) . Адрес первой микрокоманды из

0 5 О

д

5

0

5

регистра 57 проходит на входы дешифратора 64, в результате чего из узла 66 пам ти на регистр 58 считываетс  перва  микрокоманда, котора  содержит код микрооперации и адрес следующей микрокомандь: (разр ды 59). Дешифратор 65 дешифрирует первую микрокоманду и выдает сигнал на выходе 35 блока 34 управлени . Этот сигнал через элементы ИЛИ 26 и 28 и триггеры 17 и 18 поступает на коммутаторы 14 и I5 и приводит к коммутации их первых входов, в результате чего содержимое счетчиков 9 и 10 увеличиваетс  на единицу и из блока 32 пам ти считываетс  адрес первого отношени  (в одной  чейке пам ти хранитс  только один адрес отношени ).

Адрес следующей микрокоманды с разр дов 59 регистра 58 заноситс  в счетчик 63. По первому импульсу с выхода генератора 68 открываетс  группа 60 элементов И и адрес второй микрокоманды поступает на входы дешифратора 64. При этом на регистр 58 из узла 66 пам ти считываетс  код второй микрокоманды, в результате чего по вл етс  сигнал на выходе 36 блока управлени . По этому сигналу, если , дешифратор 12 сигнала не выдает, открываетс  группа 19 элементов И и адрес первого отношени  записываетс  в счетчик 1. Кажда   чейка блока 3 пам ти соответствует строке - кортежу отношени . Содержимое  чейки пам ти указанного адреса записываетс  в регистр 5. По следующему импульсу с выхода генератора 68 по вл етс  сигнал на выходе 37 блока 34 управлени . По этому сигналу через элемент ИЛИ 29 подаетс  сигнал разрешени  на дешифратор 13, который разрешает первой строке - кортежа первого отношени  из регистра 5 через выбранную группу 7 элементов И поступить в регистр 8. По следуищему импульсу гене-- ратора 68 по вл етс  сигнал на выходе 35 блока 34, по которому из блока 32 пам ти считываетс  адрес второго отношени  и в дальнейшем устройство работает аналогично до тех пор, пока с дешифратора 12 на по витс  сигнал, который означает, что с блока 32 пам ти считан определенный код свидетельствующий о том, что адреса первых строк - кортежей всех- отношений считаны. По сигналу на выходе 36 блока 34 управлени  открываютс  элементы И 20 и 22, в результате чего содержимое счетчиков 9 и 10 уменьшаетс  на единицу, а адрес следующей микрокоманды увеличиваетс  на единицу сигналом с выхода элемента И 20 через элемент ИЛИ 31. В этом случае на регистр 58 .из узла 66 пам ти считываетс  микрокоманда, выдающа  сигнал на выходе 40 блока ЗА управлени , по которому с регистра 8 на выходе 71 устройства может быть считана перва  строка произведени  Dj@ D ®... D, а также анализируетс  последний служебный разр д 6 регистра 5 и, если он равен единице (последн   строка - кортеж отношени  D,) адрес следующей микрокомандьг увеличиваетс  на единицу сигналом с выхода элемента И 2 через элемент ИЛИ 31, а если равен нулю, то выполн етс  следующа  микрокоманда, по которой выдаетс  сигнал с выхода 38 блока 34 управлени . По этому, сигналу содержимое счетчика 1 увеличиваетс  на единицу (теперь он содержит адрес второй строки - кортежа отношени  D) и из блока 3 пам ти в регистр 5 принимаетс  втора  строка - кортеж отношени  Df,. Затем снова считываетс  очередна  микрокоманда, выдающа  сигнал на выходе 39 блока 34 управлени , вследствие чего в регистр В записываетс  втора  строка - кортеж отношени  D,. По следун дей микрокоманде с выхода 40 блока 34 управлени  поступает сигнал , по которому с регистра 8 на выходе устройства может быть считана втора  строка произведени 

D ® Dj ® . . .

D. В том случае, если

последний служебный разр д 6 регистра 5 равен единице, то по вл етс  сигнал с выхода элемента И 21 через элемент ИЛИ 31 и адрес следующей микрокоманды увеличиваетс  на единицу. При этом из регистра 58 считываетс  микрокоманда, по которой по вл етс  сигнал с выхода 41 блока 34 управлени . По этому сигналу узел 16 сравнени  сравнивает содержимое счетчиков 9 и 10, и если они равны (т.е. необходимо изменить строку - кортеж пре дьщущего отношени , адрес которого хранитс  в счетчике 9), то с зыхода узла 16 через элемент ИЛИ 31 сигнал поступает на счетчик 63 и адрес сле- дующей микрокоманды увеличиваетс  на единицу. По этой микрокоманде по вл етс  сигнал на выходе 42 блока 34,

0

0

управлени  по которому содержимое счетчиков 9 и 10 уменьшаетс  на единицу и с блока 32 пам ти считываетс  адрес предыдущего отношени  (Dn-i)- По следующей микрокоманде выдаетс  сигнал с выхода 43 блока 34 управлени , по которому открываетс  группа 19 элементов И и ацрес отношени  (если это не Определенный код, указывающий на окончание пол  адресов отношени ) поступает на счетчик 1. Далее следуют микрокоманды, по которым поступают сигналы: с выхода 44 блока 34

5 управлени , по которому содержимое счетчика 1 уменьшаетс  на единицу (т.е. формируетс  адрес второй строки - кортежа множества), с вьтхода 45 блока 34 управлени , по которому происходит запись содержимого счетчика 1 в блок 33 пам ти и .втора  строка - кортеж множества переписываетс  из регистра 5 в регистр 8 по адресу, сформированному дешифратором 13, с

5 выхода 46 блока 34 управлени , по которому триггер 17 устанавливае Ус  в нулевое состо ние, коммутатор 14 коммутирует нижние входы, содержимое счетчика 10 увеличиваетс  на единицу

0 и из блока 32 пам ти считываетс  ад- рее следующего отношени . По следующей микрокоманде по вл етс  сигнал с выхода 47 блока 34 управлени , по которому открываетс  группа элементов И 19 и адрес отношени  записываетс  в счетчик 1, если с дешифратора нет запрещающего сигнала. По следующему сигналу с выхо да 48 блока 34 управлени  происходит запись адреса отношени  в блок 33 пам ти по адресу, определенному счетчиком 10, и с регистра 5 строка - кортеж данного множества записываетс  в разр ды регистра 8, указанные дешифратором 13. Следук ца  микрокоманда формирует сигнал с выхода 46 блока 34 и в дальнейшем устрой ство работает аналогичным образом по циклу сигналов с выходов 46 - 48 бло- ка 34 до тех пор, пока не перепишутс  адреса отношени  в блок 33 пам ти, а их первые строки - кортежи - в регистр 8 и на выходе не по витс  уникальный код, по которому сработает дешифратор 12. Тогда по сигналу с выхода 47 блока 34 открываетс  группа элементов И 20, в результате чего содержимое счетчика 10 уменьшаетс  на единицу, сигнал с выхода элемента И 20 через элемент ИЛИ 31 nocTyna&f

5

0

5

0

5

на счетчик 63 и адрес микрокоманды увеличиваетс  на единицу. По этой микрокоманде поступает сигнал с выхода 40 блока 34 управлени  и далее устройство работает аналогично вьшхеописанной последовательности сигналов с выходов 38 - До блока 34 управлени .

Если по сигналу с выхода 41 блока 34 управлени  с узла сигнал.не поступает.

16 сравнени  то выполн етс 

следующа  микрокоманда, по которой по вл етс  сигнал с выхода А9 блока 34 управлени . По этому сигналу триг геры 17 и 18 устанавливаютс  в нулевое состо ние и коммутаторы 14 и 15 коммутируют вторые входы, содержимое счетчика 10 уменьшаетс  на единицу и из блока 33 пам ти считываетс  адрес строки предыд тцего отношени . По следующей микрокоманде по вл етс  сигнал с выхода 50 блока 34 управлени  и адрес строки - кортежа отношени  поступает на счетчик 1, а на регистр 5 - содержимое этой строки. После этого считываетс  следующа  микрокоманда, котора  формирует сигнал на выходе 51 блока 34 управлени  который поступает через элемент ИЛИ 30 на вход элемента И 21, а если в регистре 5 записана последн   строка отношени , то со служебного разр да 6 поступает сигнал на второй вход элемента И 21, в результате чего он открываетс . Через элемент ИЛИ 31 сигнал поступает на счетчик 63 и адрес следующей микрокоманды увеличиваетс  на единицу. По этой микрокоманде по вл етс  сигнал с выхода 41 блока 34 управлени  и далее устройство ра ботает (как описано выше) по по влению этого сигнала.

Если при наличии сигнала на выходе 51 блока 34 управлени  в регистре 5 записана не последн   строка отношени , то на контрольном разр де будет О. В этом случае счетчик 63 указывает адрес следующей микрокоманды , по которой по вл етс  сигнал на выходе 52 блока 34 управлени . По . этому сигналу содержимое счетчика 1 увеличиваетс  на единицу. Следующа  микрокоманда формирует сигнал на выходе 53 блока 34 управлени , по кот о рому содержимое счетчика 1 записываетс  в .блок 33 пам ти и из регистра содержимое строки - кортежа переписываетс  через соответствующий элемен

15 зультате 09676

И группы 7, выбранный дешифратором, в регистр 8. По следующей микрокоманде по вл етс  сигнал на выходе 46 блока 34 управлени  и далее устройство работает аналогично вьппеописанному режиму последовательности сигналов с выходов 46 - 48 блока 34 управлени .

Устройство прекращает работу, ког- 10 да с выхода дешифратора П по витс  сигнал, т.е. содержимое счетчика 9 будет равно нулю, и следугопшм импульсом генератора 68 триггер 69 установитс  в единичное состо ние, в речего генератор 68 прекратит

работу. Формула

зультате

изобретени 

зультате

Устройство умножени  рел ционных отношений, содержащее первый и второй регистры, первый 6jiOK пам ти, первый дешифратор, первый счетчик, блок управлени  и группу из р элементов И, где р - разр дность рел ционного отношени , причем выход первого счетчика подключен к входу первого дешифратора , выход которого подключен к адресному входу первого блока пам ти, выход которого подключен к информационному входу первого регистра, выходы которого с первого по р-й подключены соответственно к первым входам элементов И с первого по р-й группы, выходы которых подключены соответственно к информационным входам с первого по р-й второго регистра, выход которого подключен к информационному выходу устройства, отличающеес  тем, что, с целью расширени  области применени  за счет выполнени  п операций рел ционного умножени , где п 2, оно содержит второй и третий счетчики, второй и тре- тий блоки пам ти, первый и второй коммутаторы, второй, третий и четвертый дешифраторы, узел сравнени , первый и второй триггеры, четыре элемента И и дев ть элементов ИЛИ, причем вход запуска устройства подключен к входу запуска блока управлени , первый выход которого подключен к суммирующему входу второго счетчика, к первым входам первого, второго и третьего элементов ИЛИ, выходы которых подключены соответственно к суммирую щему входу третьего счетчика, единичному входу первого триггера и к единичному входу второго триггера, вто

рой, третий, четвертый и п тый выходы блока управлени  соединены с первыми входами первого и второго элементов И, выход второго счетчика подключен к входу второго дешифратора и к первому- информационному входу первого коммутатора, выход которого подключен к адресным входам второго и третьего блоков пам ти, к первому информационному входу узла сравнени  и к информационному входу третьего дешифратора, выходы с первого по р-й которого подключены соответственно к вторым входам элементов И с первого по р-й группы, выход первого счетчика подключен к информационному входу третьего блока пам ти, выход которого подключен к первому информационному входу второго коммутатора, выход которого подключен к второму входу первого элемента И и к входу четвертого дешифратора, выход которого подключен к третьему входу первого элемента И и к второму входу второго элемента И, выход которого подключен к первым входам четвертого и питого элементов ИЛИ и к первому входу третьего элемента И, выход которого подключен к первому входу шестого элемента ИЛИ, выход которого подключен к вычитающему входу второго счетчика шестой и седьмой выходы блока управлени  подключены к первому входу седмого элемента ИЛИ, выход которого подключен к входу синхронизации третьего дешифратора, восьмой, дев тый и дес тый выходы блока управлени  объединены с помощью монтажного ИЛИ и подключены к счетному входу первого счетчика, информационный вход которого подключен к выходу первого элемента И, одиннадцатый выход блока управлени  подключен к первому входу восьмого элемента ИЛИ и к входу считывани  второго регистра, двенадцатый выход блока управлени  подключен к стробирующему входу узла сравнени , выход которого подключен к второму входу четвертого элемента ИЛИ,

8

5

0

выход которого подключен к входу признака режима блока yпpaвлe ш , тринадцатый выход которого подключен к вторым входам второго и третьего элементов ИЛИ, и к второму входу шестого элемента ИЛИ, четьфиадцатый, п тнадцатый и шестнадцатый выходы блока управлени  подключены к второму входу седьмого элемента ИЛИ и к входу.записи третьего блока пам ти, семнадцатый выход блока управлени  подключен к второму входу первого элемента ИЛИ и к первоьгу входу дев того элемента ИЛИ, выход которого подключен к входу установки в первого триггера, пр мой иыход которого подключен к второму входу третьего элемента И и к первому управл ющему входу первого коммутатора, восемнадцатый выход блока управлени  подключен к входу установки в О второго триггера, к второму входу дев того элемента ИЛИ и к второму входу п того

5 элемента ИЛИ, выход Которого подключен к вычитающему входу третьего счетчика , выход которого подключен к вторым информационным входам первого коммутатора и узла сравнени , выход второго блока пам ти подключен к вто- рому информационному входу второго коммутатора, (р + 1)-й выход первого регистра подключен к первому входу четвертого элемента И, выход которого подключен к третьему входу четвертого элемента ИЛИ, инверсный выход первого триггера, пр мой выход второго триггера и инверсный выход второго триггера подключены соответственно к второму управл гацему входу первого коммутатора, к первому управл ющему и к второму управл ющему входам второго коммутатора, дев тнадцатый выход блока управлени  подключен к

5 второму входу восьмого элемента ИЛИ, выход которого подключен к второму входу четвертого элемента И, выход второго дешифратора подключен к входу останова блока управлени .

0

5

0

Claims (1)

1. Формула изобретения

   Устройство умножения реляционных отношений, содержащее первый и второй регистры, первый блок памяти, первый дешифратор, первый счетчик, блок управления и группу из р элементов И, где р - разрядность реляционного отношения, причем выход первого счетчика подключен к входу первого дешифратора, выход которого подключен к адресному входу первого блока памяти, выход которого подключен к информационному входу первого регистра, выходы которого с первого по р-Й подключены соответственно к первым входам элементов И с первого по р-й группы, выходы которых подключены соответственно к информационным входам с первого по р-й второго регистра, выход которого подключен к информационному выходу устройства, отличающееся тем, что, с целью расширения области применения за счет выполнения η операций реляционного умножения, где η 7 2, оно содержит второй и третий счетчики, второй и третий блоки памяти, первый и второй коммутаторы, второй, третий и четвертый дешифраторы, узел сравнения, первый и второй триггеры, четыре элемента И и девять элементов ИЛИ, причем вход запуска устройства подключен к входу запуска блока управления, первый выход которого подключен к суммирующему входу второго счетчика, к первым входам первого, второго и третьего элементов ИЛИ, выходы которых подключены соответственно к суммирующему входу третьего счетчика, единичному входу первого триггера и к единичному входу второго триггера, вто1430967 рой, третий, четвертый и пятый выходы блока управления соединены с первыми входами первого и второго элементов И, выход второго счетчика подключен к входу второго дешифратора и к первому- информационному входу первого коммутатора, выход которого подключен к адресным входам второго и третьего блоков памяти, к первому информационному входу узла сравнения и к информационному входу третьего дешифратора, выходы с первого по р-й которого подключены соответственно к вторым входам элементов И с первого по р-й группы, выход первого счетчика подключен к информационному входу третьего блока памяти, выход которого подключен к первому информационному входу второго коммутатора, выход которого подключен к второму входу первого элемента И и к входу четвертого дешифратора, выход которого подключен к третьему входу первого элемента И и к второму входу второго элемента И, выход которого подключен к первым входам четвертого и пятого элементов ИЛИ и к первому входу третьего элемента И, выход которого подключен к первому входу шестого элемента ИЛИ, выход которого подключен к вычитающему входу второго счетчика, шестой и седьмой выходы блока управления подключены к первому входу седьмого элемента ИЛИ, выход которого подключен к входу синхронизации третьего дешифратора, восьмой, девятый и десятый выходы блока управления объединены с помощью монтажного ИЛИ и подключены к счетному входу первого счетчика, информационный вход которого подключен к выходу первого элемента И, одиннадцатый выход блока управления подключен к первому входу восьмого элемента ИЛИ и к входу считывания второго регистра, двенадцатый выход блока управления подключен к . стробирующему входу узла сравнения, выход которого подключен к второму входу четвертого элемента ИЛИ, выход которого подключен к входу признака режима блока управления, тринадцатый выход которого подключен к _ вторым входам второго и третьего э элементов ИЛИ, и к второму входу шестого элемента ИЛИ, четырнадцатый, пятнадцатый и шестнадцатый выходы блока управления подключены к второ10 му входу седьмого элемента ИЛИ и к входу.записи третьего блока памяти, семнадцатый выход блока управления подключен к второму входу первого элемента ИЛИ и к первому входу девя15 того элемента ИЛИ, выход которого подключен к входу установки в О первого триггера, прямой выход которого подключен к второму входу третьего элемента И и к первому управляющему 20 входу первого коммутатора, восемнадцатый выход блока управления подключен к входу установки в 0 второго триггера, к второму входу девятого элемента ИЛИ и к второму входу пятого 25 элемента ИЛИ, выход Которого подключен к вычитающему входу третьего счетчика, выход которого подключен к вторым информационным входам первого коммутатора и узла сравнения, выход 30 второго блока памяти подключен к второму информационному входу второго коммутатора, (р + 1)-й выход первого регистра подключен к первому входу четвертого элемента И, выход которо35 го подключен к третьему входу четвертого элемента ИЛИ, инверсный выход первого триггера, прямой выход второго триггера и инверсный выход второго триггера подключены соответствен40 но к второму управлякщему входу первого коммутатора, к первому управляющему и к второму управляющему входам второго коммутатора, девятнадцатый выход блока управления подключен к 45 второму входу восьмого элемента ИЛИ, выход которого подключен к второму входу четвертого элемента И, выход второго дешифратора подключен к входу останова блока управления.

   Фие. 2