SU1644119A1

SU1644119A1 - Программируемый генератор циклов

Info

Publication number: SU1644119A1
Application number: SU884436805A
Authority: SU
Inventors: Владимир Николаевич Окороков
Original assignee: Организация П/Я В-8466
Priority date: 1988-06-07
Filing date: 1988-06-07
Publication date: 1991-04-23

Abstract

Изобретение относитс к автоматике , вычислительной технике, предназначено дл генерировани импульсных сигналов с заданными периодами следовани и может быть использовано в контрольно-измерительном оборудовании параметрического контрол БИС и СБИС. Цель изобретени - расширение класса-решаемых задач за счет расширени области рабочих частот и дискрета задани их точности. Устройство содержит регистр 2, блок 4 синхронизации , блок 3 перестройки, счетчик 5, вычитатель 6, адресные регистры 7,8, триггеры 9,10, генератор 1 эталонной частоты, шинные мультиплексные распределители 11,12, линию 13 задержки, элемент 14 задержки, формирователь 15 выходного сигнала. Поставленна цель достигаетс за счет введени регистра 2, счетчика 5, адресных регистров 7,8, шинных мультиплексных распределителей 11,12, формировател 15 выходных сигналов. 1 з.п. ф-лы, 8 ил., 1 табл. о 8 (Л

Description

о.

4ъ

СО

Изобретение относитс к автоматике и вычислительной технике и предназначено дл генерировани импульсных сигналов с заданными периодами следовани и, кроме того, может быть использовано в контрольно-измерительном оборудовании параметрического контрол БИС и СБИС в качестве перестраиваемого генератора, тайме- ра, формирователей синхронизирующих, стробирующих и управл ющих сигналов объекта контрол , где точное высокочастотное генерирование импульсных сигналов с заданными параметрами рас- шир ет саму методику параметрического контрол и способствует классу создани более прогрессивной цифровой вычислительной техники.

Цель изобретени - расширение

класса решаемых задач за счет расширени области рабочих частот и дискрета задани их точности.

На фиг. 1 представлена функциональна блок-схема генератора; на фиг. 2 - блок синхронизации; на фиг. 3 - схема приемного буферного регистра и универсального программируемого счетчика; на фиг. 4 - функциональна схема вычитател и диаг- рамма его работы; на фиг. 5 - схема шинного мультиплексного распределител ; на фиг. 6 - диаграмма, по сн юща расчетную величину дискрета Д j. ; на фиг. 7 - временные диаграммы выходных импульсов; на фиг. 8 - диаграмма взаимодействи основных сигналов .

Устройство содержит генератор 1 эталонной частоты, регистр 2, блок 3 перестройки, блок 4 синхронизации, счетчик 5, вычитатель 6, адресные регистры 7 и 8, два триггера 9 и 10, два шинных мультиплексных распределител 11 и 12, линию 13 задержки, эле- мент 14 задержки и формирователь 15 выходного сигнала.

Блок 3 перестройки содержит регистры 16 и 17, коммутатор 18, двухтактный регистр 19. На фиг. 2-5 обозна- чены триггеры 20, мультиплексоры 21, дешифратор 22, схема 23 сравнени , сумматор 24, элементы И 25, элементы ИЛИ 26.

Генератор работает следующим образом .

С момента подачи питающего напр жени генератор автоматически приво- дитс в исходное рабочее состо ние

по команде Установка по питанию (Уст, по пит.). Работа генератора осуществл етс по команде Пуск и прекращаетс по команде Останов, причем результат невыполненной операции сохран етс и может быть продолжен по команде Пуск. Приведение системы в исходное рабочее состо ние в процессе работы осуществл етс по команде начальной установки (Н.У.). На вход блока синхронизации поступае высокочастотна опорна частота (F0) кварцованного эталонного генератора, котора , мину блок синхронизации, в последующем синхронизирует работу блоков 2,5,19,9,10 и 14. Таким образом , блок 4 вл етс важным звеном в работе, поскольку обеспечивает синхронность выполнени внешних и внутренних команд.

Числовое значение кода, обрабатываемое блоком 5, определ ет длительность следовани импульсов на выходе генератора. Чем больше числовое значение этого кода, тем более значительное врем отводитс на перекодирование периода следовани выходных импульсов, однако следует отметить , что максимальна частота функционировани блоков 2 и 5 в части перезаписи информации из одного блока в другой соответствует опорной частоте F0, сдвинутой во времени на величину Т/2, где Т - период эталонной частоты FO , а значение F,, ограничено функциональным быстродействием счетных схем.

Таким образом,достигнута возможность получени на выходе блока 5 высокочастотных серий перепрограммируемых импульсов в соответствии с заданным кодом поступлени . В р де случаев такой способ грубого задани периода импульсной последовательности вл етс достаточным и широко используетс в вычислительной технике при создании программируемых таймеров , синхронизирующих импульсов и р да других функциональных узлов цифровой техники.

Регистры 2, 16 и 17 производ т запись исходных кодируемых данных по внешнему импульсному сигналу записи (ИЗ) и обеспечивают по программе информацией блоки 5,6 и 18.

Регистр 19 по синхронизирующим импульсам с блока -4 производит хранение результата пересчета двух чис516

ловых кодируемых величин, одна из которых поступает на вычитатель 6 в качестве константы (вход 1), а друга вл етс переменной величиной результата работы вычитател (вход 2) Таким образом, блоки 17, 6, 18 и 19 задают числовое значение малой величины Д дискрета приращени ( Дл.пр ) из расчета разбиени опорной частоты FO на равные части (фиг. 4 и 6).

С целью уменьшени излишних схематических затрат целесообразно первоочередной задачей задатьс высокой опорной частотой Fa , исход из кото- рой в дальнейшем определить дискрет Aft.flp который может быть любым числом и составл ть весьма малую величину . Кроме того, дискрет Д-р,, определ ет разр дность вычитател 6 и по- следующих блоков (таблица и фиг. 6).

Таким образом, &$ пр как.следует из таблицы, пр мо зависит от выбранной частоты Гф, определ ет схематические затраты и, кроме того, сама частота FO во многом определ ет глубину перестройки периода следовани импульсов на выходе узла 15.

В результате всего вышеизложенного целесообразно дальнейшую обработку сигнала вести на основе трехразр д- нога вычитател и соответствующих трехразр дных последующих блоков.

Трехразр дный вычитатель 6 в нужные моменты времени стробирует работу счетчика 5, корректиру тем самым уход частоты. С регистра 17 на первый вход вычитател 6 поступает запрограммированный код константы. Регистр 19, реализованный на двухтактных триггерах , осуществл ет потактную син- хронную выдачу мен ющегос кода вновь на вычитатель 6 и адресные регистры 7 и 8.

Коммутатор 18 производит работу шинного мультиплексировани , в ре- зультате чего по команде разрешени присинхронизации (Разр.пр.) производитс присинхронизоми выходной тосле- ДОВЯТРТЬНОСТИ импульсов к некоторому

.Q

5 0

5

0

д

о

9

запрограммированнрму кодируемому значению , т.е. на серию импульсов запрограммированной последовательности накладываетс как бы умышленный закодированный сбой. В результате этого вычитатель 6, по следующему син- хротакту, произведет новый пересчет двух кодируемых величин, результатом действи которых по витс новый код на входе регистра 19. Дальнейша обработка этого кода приводит к сдвигу выходной серии программируемых импульсов к некоторой величине кодируемого сдвига (фиг. 7). Аналогичным свойством присинхронности обладает и сче тчик 5.

Триггеры 9 и 10 вырабатывают синхронизирующие сигналы, причем триггер

10стробирует работу адресных регистров 7 и 8 и распределителей 11 и 12. Триггер 9 стробирует запись кода в адресные регистры 7 и 8. Выходные адресные коды с регистров 7 и 8 поступают в распределители 11 и 12.

Шинные мультиплексные распределители 11 и 12 выполн ют функцию выбора соответствующей шины многоотводной линии задержки. Выходные сигналы с распределителей 11 и 12 поступают в формирователь 15, где окончательно и формируетс выходной сигнал программируемой последовательности.

Таким образом, посредством методов чередовани обрабатываемой последовательности кодируемых данных, по разнесенным во времени сннхротактам возникла возможность создани ПГЦ с широкими функциональными возможност ми , кроме того, элемент 16 задержки задает смещение пускового сигнала и способствует согласованию задер-- жек, вызванных разбросом параметров элементной базы,св занный с их инертностью .

Claims

Формула изобретени

1, Программируемый генератор циклов , содержащий генератор эталонной частоты, блок синхронизации, блок перестройки , вычитатель, два триггера, элемент задержки, линию задержки, причем выход генератора эталонной частоты подключен к входу эталонной частоты блока синхронизации, выходы синхросигналов которого подключены соответственно к входам синхронизации блока перестройки, входу синхрониэадни первого триггера и входу элемент задержки, к счетному входу второго триггера, о тличающийс тем, что, с целью расширени класса решаемых задач за счет расширени области рабочих частот и дискрета задани их точности, в него введены регистр, счетчик, два адресных регистра , два шинных мультиплексных распределител , формирователь выходного сигнала, причем вход данных генератора подключен к информационным входам регистра и первому информационному входу блока перестройки, вход разрешени присинхронизации которого подключен к входу разрешени присинхронизации генератора, входы установки по питанию начальной установки, пуска и останова которого подключе- ны к соответствующим входам блока синхронизации, выход эталонной частоты и строба записи которого подключены соответственно к входу синхронизации счетчика и управл ющему вход регистра, выход которого подключен к входу параллельного приема информации счетчика, выход которого подключен к счетному входу первого триггера и входу присинхронизации блока пе рестройки, информационный выход которого подключен к информационным входам первого и второго адресных регистров и первому информационному входу вычитател , второй информаци- онный вход которого подключен к выходу кода константы блока перестройки , второй информационный вход которого подключен к выходу вычитател , выход переполнени которого подклю- чен к входам стробировани блока синхронизации и счетчика, выход первого триггера подключен к входам управпени записи первого и второго

адресных регистров, входы стробиро- вани выходов которых и входы строби- ровани первого и второго шинных мультиплексных распределителей подключены соответственно к пр мому и инверсному выходам второго триггера, выходы первого и второго адресных регистров подключены к входам управлени первого и второго шинных мультиплексных распределителей, информационные входы которых подключены к выходам линии задержки, выходы первого и второго шинных мультиплексных распределителей - к первому и второму информационным входам формировател выходного сигнала, вход установки длительности которого и выход подключены соответственно к входу установки длительности и функциональному выходу генератора.
2. Генератор по п. отличающий с тем, что блок перестройки содержит два регистра, коммутатор, двухтактный регистр, причем первый информационный вход блока подключен к входам первого и второго регистров , выход первого регистра подключен к первому информационному входу коммутатора, второй информационный вход которого подключен к второму информационному входу блока, вход разрешени присинхронизации которого подключен к управл ющему входу коммутатора , выход которого подключен к входу двухтактного регистра, выход которого подключен к информационному выходу блока, входы синхронизации и присинхронизации двухтактного регистра подключены к соответствующим входам блока, выход второго регистра подключен к выходу кода константы блока.

щщюшо

ЪШШО

От еч г o II I I I I I I

§§§§§

ti

ISM E

W понродшоогони иодохпд j/

LJtZTK

n

N

на

. Г ц. 1Г И. 7 .1. 37 j. ЧТ ST ST 71вТ

Фиг б

П.

п

фигЛ

Фие.8