SU1640692A1 - Устройство дл определени количества единиц в двоичном коде - Google Patents
Устройство дл определени количества единиц в двоичном коде Download PDFInfo
- Publication number
- SU1640692A1 SU1640692A1 SU884421735A SU4421735A SU1640692A1 SU 1640692 A1 SU1640692 A1 SU 1640692A1 SU 884421735 A SU884421735 A SU 884421735A SU 4421735 A SU4421735 A SU 4421735A SU 1640692 A1 SU1640692 A1 SU 1640692A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- elements
- inputs
- outputs
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано дл контрол устройств цифровой техники,
Цель изобретени - повышение быстродействи устройства.
На чертеже представлена схема устройства .
Устройство содержит группу элементов ИЛИ 1, элемент ИЛИ 2, элемент И 3, два канала 4 и 5 обработки, каждый из которых содержит счетчик 6, первую-четвертую группы элементов И 7-10, группу элементов ИЛИ 11, группы RS-триггеров 12, элемент ИЛИ 13, jipflMbie и инверсные входы 14 и 15, управл ющий вход 16, вход 17 обнулени , информационные выходы 18 и управл ющий выход 19 устройства.
Устройство работает следующим образом .
Перед началом работы на вход 17 обнулени подаетс сигнал, устанавливающий счетчик 6 и триггеры 12 в нулевое состо ние. На входы 14 и 15 подаютс пр ма и инверсна формы входного кода. Подсчет -числа единиц производитс одновременно в каждом канале . В первом канале подсчитываютс единицы, и счетчик выполнен суммирующим , во втором канале подсчитываютс нули, и счетчик выполнен вычитающим.
Предположим, в первом разр де - входной код 1. Тогда при поступле- нии на вход 16 разрешающего сигнала на выходе элемента И 9 первого канала возникает единичный сигнал, который переводит триггер 12 в единичное состо ние. Сигнал с его пр мого выхода проходит через элемент ИЛИ 1I и открывает элементы И 8 и 9 следующего разр да. На выходе элемента И 10
о
35
ю
to
выдел етс , импульс, который проходит через элемент ИЛИ 13 и увеличивает содержимое счетчика 6 на единицу.
Если, например, в следующем разр - де О, разрешающий сигнал проходит через элемент И 94, элемент ИЛИ 114 и подготавливает к срабатыванию элементы И 83 и 93. Триггер Достаетс в нулевом состо нии, и содержимое счет- чика 6 не измен етс .
Этот процесс повтор етс до тех пор, пока разрешающий сигнал не возникнет на выходе последнего элемента ИЛИ II, что свидетельствует об окон- чании подсчета единиц в том или ином канале. Он поступает на первые входы элементов И 7, через которые код числа единиц поступает на входы эле- .ментов ИЛИ 1 и далее на информацией- ные выходы. Одновременно сигнал с последнего элемента ИЛИ поступает через элемент ИЛИ 2 и элемент И 3 на управл ющий выход устройства, свидетельству об окончании подсчета чис- ла единиц.
В зависимости от того, чего больше во входном коде - нулей или единиц , - подсчет выполн етс раньше в первом или во втором канале.
Claims (1)
- Формула изобретениУстройство дл определени количества единиц в двоичном коде, содержащее группу элементов ИЛИ, выхо- ды которых вл ютс информационными выходами устройства, элемент ИЛИ, выход которого соединен с первым входом элемента И, второй вход которого вл етс управл ющим входом устройст- ва, выход - управл ющим выходом устройства и в каждом из двух каналов группу триггеров, группу элементов ИЛИ, три группы элементов И и счетчик , выходы которого соединены с пер- выми входами свответствующих элементов И первой группы, выходы элементов И второй группы соединены с первыми входами соответствующих элементов ИЛИ группы, вторые входы которых соедине- ны с пр мыми выходами соответствующих триггеров группы, выход каждого элемента ИЛИ группы, кроме последнего , соединен с первыми входами последующих элементов И второй и третьей групп, выход последнего элемента ИЛИ группы соединен со вторыми входами элементов И первой группы и с соответствующим входом элемента ИЛИ, первые входы первых элементов И второй и третьей групп каждого из каналов обработки объединены и подключены к управл ющему входу устройства, выходы элементов И первой группы первого и второго каналов обработки соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, вторые входы элементов И третьей группы первого канала обработки и элементов И второй группы второго канала обработки подключены к соответствующим пр мым информационным входам устройства, вторые входы элементов И второй группы первого канала обработки и элементов И третьей группы второго канала обработки подключены к соответствующим информационным входам устройства, отличающеес тем, что, с целью повышени быстродействи устройства, триггеры каждого из каналов обработки выполнены в виде RS-триггеров и в каждый канал обработки введены четверта группа элементов И группы и элемент ИЛИ, выходы элементов И третьей группы соединены с S-Зходами соответствующих триггеров группы, инверсные выходы которых соединены с первыми входами соответствующих элементов И четвертой группы, второй и третий входы каждого элемента И четвертой группы объединены соответственно с первым и со вторым входами соответствующего элемента И третьей группы, выхо- лы элементов И четвертой группы соединены с соответствующими входами , элемента ИЛИ канала обработки, выход которого соединен со счетным вхо- дом счетчика, R-входы триггеров и счетчиков объединены и подключены к входу обнулени устройства.Редактор Б.ФедотовСоставитель О.Неплохов Техред Л.ОлийныкКорректор Н.КорольЗаказ 1265Тираж 419ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884421735A SU1640692A1 (ru) | 1988-05-05 | 1988-05-05 | Устройство дл определени количества единиц в двоичном коде |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884421735A SU1640692A1 (ru) | 1988-05-05 | 1988-05-05 | Устройство дл определени количества единиц в двоичном коде |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1640692A1 true SU1640692A1 (ru) | 1991-04-07 |
Family
ID=21373459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884421735A SU1640692A1 (ru) | 1988-05-05 | 1988-05-05 | Устройство дл определени количества единиц в двоичном коде |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1640692A1 (ru) |
-
1988
- 1988-05-05 SU SU884421735A patent/SU1640692A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 964627, кп. G 06 F 11/10, 1982. t(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДШШЦ В ДВОИЧНОМ КОДЕ v(57) Изобретение относитс к вычпслительной технике и может быть использовано дл контрол устройств цифровой техники, Цель изобретени - повышение быстродействи устройства. Ус- . тройство содержит группу элементов ИЛИ, элемент ИЛИ, элемент И, два канала обработки, каждый из которых содержит счетчик, первую - четвертую группы элементов И, группу элементов ИЛИ, группу RS-триггеров, элемент ИЛИ, пр мые и инверсные входы, управл ющий вход, вход обнулени , информационные выходы и управл ющий выход устройства. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3037166A (en) | Quantizing circuits | |
SU1640692A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
US2888647A (en) | System for representing a time interval by a coded signal | |
US3317716A (en) | High speed reversing counter | |
SU639132A1 (ru) | Устройство задержки | |
SU638948A1 (ru) | Устройство дл ввода информации | |
SU1201833A1 (ru) | Устройство дл сортировки чисел | |
SU561186A1 (ru) | Многоканальное устройство дл организации очереди | |
SU1243095A1 (ru) | Многоканальный преобразователь частоты в код | |
SU450170A1 (ru) | Устройство дл делени чисел, представленных в число-импульсных кодах | |
SU924509A1 (ru) | Регистрирующее устройство с точечной записью | |
SU378925A1 (ru) | Устройство для сокращения избыточности дискретных сигналов | |
SU849491A1 (ru) | Реверсивное пересчетное устройство | |
SU842824A1 (ru) | Устройство дл ввода и предваритель-НОй ОбРАбОТКи иНфОРМАции | |
SU738135A1 (ru) | Цифровой импульсный фазовый дискриминатор | |
SU783996A1 (ru) | Делитель частоты с измен емым коэффициентом делени | |
SU1292010A1 (ru) | Устройство дл определени медианы | |
SU532859A1 (ru) | Устройство дл поразр дного сложени чисел | |
SU1688414A1 (ru) | Шифратор позиционного кода | |
SU1162037A1 (ru) | Делитель частоты импульсов | |
SU412607A1 (ru) | Устройство для многоканальной печати сигналов телеизмерений | |
SU866747A1 (ru) | Устройство считывани показаний счетчика | |
SU421991A1 (ru) | ||
SU422105A1 (ru) | Многоканальный счетчик импульсов | |
SU750480A1 (ru) | Устройство дл сравнени чисел с допусками |