SU450170A1 - Устройство дл делени чисел, представленных в число-импульсных кодах - Google Patents

Description

1

Изобретение относитс  к электроизмерительной технике и предназначено дл  делени  чисел, представленных в число-импульсных кодах, в частности, может быть использовано в устройствах обработки информации автоматических систем контрол  и управлени .

Известно устройство дл  делени  чисел, представленных в число-импульсных кодах, содержащее два реверсивных счетчика, выходы которых подключены ко входам соответствующих схем сравнени , другие входы которых соединены с выходами счетчика делител , а выходы подключены к нулевым входам соответствующих реверсивных счетчиков, два делител  импульсов на дес ть, тактовый генератор, распределительный блок, блок приема результата, два триггера управлени  реверсом, логические схемы «И, «ИЛИ.

Недостатком известного устройства  вл етс  то, что врем  вычислени  пр мо пропорционально требуемой точности получени  результата .

С целью повыщени  быстродействи  устройства выход тактового генератора подключен ко входу первой схемы «И, другой вход которой соединен с выходом распределительного блока, а выход подключен к первым входам второй и третьей схем «И, второй вход второй схемы «И соединен с выходом первого триггера управлени  реверсом, со вторым входом второго триггера управлени  реверсом и входом распределительного блока; второй вход третьей схемы «И соединен с выходом второго триггера управлени  реверсом , со входом распределительного блока и со входом первой схемы «ИЛИ, другой вход которой соединен со входом «Окончание записи устройства, а выход подключен

ко второму входу первого триггера управлени  реверсом; третий вход второй схемы «И подключен к нулевому выходу первого реверсивного счетчика и к первому входу первого триггера управлени  реверсом; третий вход

третьей схемы «РЬ подключен к нулевому выходу второго реверсивного счетчика и к первому входу второго триггера управлени  реверсом, выход второй схемы «И подключен ко второму входу второй схемы «ИЛИ,

выход которой соединен со входом второго реверсивного счетчика, а через делитель импульсов на дес ть - к третьему входу третьей схемы «ИЛИ, выход которой соединен со входом первого реверсивного счетчика; выход третьей схемы «И подключен к первому входу третьей схемы «ИЛИ, второй вход которой соединен со входом делимого устройства, а выход подключен к входу первого реверсивного счетчика и через другой

делитель импульсов на дес ть - к первому 3 входу второй схемы «ИЛИ, выход которой подключен ко входу второго реверсивного счетчика; выходы схем сравнени  соединены с соответствующими входами распределительного блока, выходы распределительного5 блока подключены к соответствующим входам блока приема результата. Сущность изобретени  заключаетс  в том, что в устройстве не числитель умножаетс  на число, кратное дес ти, дл  повыщени Ю точности операции делени , а остаток от делени  числител  на знаменатель, что дает существенный выигрыщ в быстродействии. На чертеже изображена блок-схема изобретени , где:15 1 - делитель импульсов на дес ть; 2 - логическа  схема 3 - логическа  схема 4 - реверсивный счетчик; 5 - триггер управлени  реверсом; 6 - схема сравнени ; 7 - счетчик делител ; 8 - схема срав-20 нени ; 9 - распределительный блок; 10- логическа  схема 11 - реверсивный счетчик; 12 - триггер управлени  реверсом; 13- делитель импульсов на дес ть; 14 - логическа  схема 15 - логическа  схема25 16-тактовый генератор; 17-блок приема результата; 18-логическа  схема «ИЛИ. Работа устройства заключаетс  в следующем .30 В исходном состо нии реверсивные счетчики 4, 11 обнулены и наход тс  в режиме суммировани . На схему «И 15 поступает сигнал разрещени  с выхода 3 распределительного блока 9. Схемы «И 2, 14 закрыты по35 первым входам. На вход двоичного счетчика 7 поступает число-импульсный код делител  N. После записи делител  на вход схемы «ИЛИ 10 поступает число-импульсный код делимого40 М. Двоичный счетчик 7, схема сравнени  8 и реверсивный счетчик 11 образуют пересчетную схему с коэффициентом пересчета 1 : Л. С выхода схемы сравнени  8 снимаетс  целочисленное значение результата делени 45 Y - и заноситс  через распределительЛ г г Iный блок 9 в декады целой части блока приема результата. После окончани  поступлени  число-импульсного кода делимого М50 вырабатываетс  импульс «Окончание записи , который перебрасывает триггер 12 управлени  реверсом, в результате чего реверсивный счетчик И переключаетс  в режим вычитани  и схема «И 14 открываетс  по55 первому входу. На третий вход схемы 14поступает сигнал разрешени  при наличии в счетчике 11 остатка от делени . При отсутствии остатка деление прекращаетс . При наличии остатка импульсы с выхода60 схемы «И 14 поступают на вход реверсивного счетчика 4 и через делитель 13 импульсов на дес ть - на вход реверсивного счетчика И. С приходом в счетчик 11 количества импульсов, численно равного остатку AI,65 4 схема «И 14 закрываетс  по третьему входу, а триггер 12 перебрасываетс  в исходное состо ние . Во врем  умножени  остатка Ai на дес ть счетчик 7, схема сравнени  6 и реверсивный счетчик 4 работают как пересчетпа  схема с коэффициентом пересчета 1 : N. Результат делени  остатка Ai У, -- поступает N с выхода схемы сравнени  6 на вход распределительного блока 9, с выхода которого заноситс  в соответствующую декаду дробной части блока приема результата. Переброс триггера 12 воздействует на триггер 5 и вызывает переключение его в противоположное исходному состо ние, в результате чего реверсивный счетчик 4 переключаетс  в режим вычитани  и схема «И 2 открываетс  по первому входу. При наличии остатка от делени  в счетчике 4 на третий вход схемы «И 2 подаетс  сигнал разрещени , и импульсы с выхода схемы «И 2 поступают на вход реверсивного счетчика 11 и через делитель 1 импульсов на дес ть - на вход реверсивного счетчика 4. Пусть остаток от де YI - равен АЗ. Число N поступает на вход пересчетной схемы (пози у, 8, И). Результат от делени  Y, с выхода схемы сравнени  8 поступает через распределительный блок 9 в более младшую декаду дробной части блока приема результата . С приходом в счетчик 4 количества импульсов, равного остатку А2, схема «И 2 закрываетс , а триггер 5 перебрасываетс  в исходное состо ние, что вызывает переключение триггера 12 и при наличии остатка Аз начинаетс  следующий цикл делени . Процесс делени  прекращаетс  с приходом сигнала запрета на вход схемы «И 15. П р ед м ет изоб р етени   . . Устройство дл  делени  чисел, представленных в число-импульсных кодах, содержа реверсивных счетчика, выходы котоpj j , подключены ко входам соответствующих схем сравнени , другие входы которых соединены с выходами счетчика делител , а выходы подключены к нулевым входам соответствующих реверсивных счетчиков, два делител  импульсов на дес ть, тактовый генератор , распределительный блок, блок приема результата, два триггера управлени  реверсом , логические схемы «И, «ИЛИ, отличающеес  тем, что, с целью повыщени  быстродействи , выход тактового генератора подключен ко входу первой схемы «И, другой вход которой соединен с выходом распределительного блока, а выход подключен к первым входам второй и третьей схем «И, второй вход второй схемы «И соединен с выходом первого триггера управлени  реверсом , со вторым входом второго триггера управлени  реверсом и входом распределительного блока; второй вход третьей схемы «И соединен с выходом второго триггера управлени  реверсом, со входом распределительного блока и со входом первой схемы «ИЛИ, другой вход которой соединен со входом «Окончание записи устройства, а выход подключен ко второму входу первого триггера управлени  реверсом; третий вход второй схемы «И подключен к пулевому выходу первого реверсивного счетчика и к первому входу первого триггера управлени  реверсом; третий вход третьей схемы «И подключен к нулевому выходу второго реверсивного счетчика и к первому входу второго триггера управлени  реверсом, выход второй схемы «И подключен ко второму входу второй схемы «ИЛИ, выход которой соединен

со входом второго реверсивного счетчика, а через делитель импульсов на дес ть - к третьему входу третьей схемы «ИЛИ, выход которой соединен со входом первого реверсивного счетчика; выход третьей схемы «И подключен к первому входу третьей схемы «ИЛИ, второй вход которой соединен со входом делимого устройства, а выход подключен к входу первого реверсивного счетчика и через другой делитель.импульсов на дес ть - к первому входу второй схемы «ИЛИ, выход которой подключен ко входу второго реверсивного счетчика; выходы схем сравнени  соединены с соответствующими

входами распределительного блока, выходы распределительного блока подключепы к соответствующим входам блока приема результата .