SU1635224A1

SU1635224A1 - Запоминающее устройство

Info

Publication number: SU1635224A1
Application number: SU884422215A
Authority: SU
Inventors: Евгений Аркадьевич Брик; Александр Владимирович Дерновой
Original assignee: Предприятие П/Я М-5489
Priority date: 1988-05-07
Filing date: 1988-05-07
Publication date: 1991-03-15

Description

1

(21)4422215/24

(22) 07.05.88

(46) 15.03.91. Бюл. № 10

(72) Е,А.Брик и А.В.Дерновой

(53)681.327.66(088.8)

(56)Каган Б.М., Мкртум н И.Б. Основы эксплуатации ЭВМ. М,: Энергоатомиздат, 1983, с. 118.

Савченко Ю.Г. Цифровые устройства, нечувствительные к неисправност м элементов . М.: Сов. радио, 1977, с. 36, рис. 2. 10. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

(57)Изобретение относитс к вычислительной технике и может быть использовано дл

построени дублированных запоминающих устройств. Целью изобретени вл етс упрощение устройства. Дл достижени этой цели в устройство, содержащее основной 1 и резервный 2 блоки пам ти, сумматор по модулю два 4 и элементы И-ИЛИ 3, введен элемент НЕ 5. При обнаружении в основном блоке пам ти 1 ошибки нечетной кратности считывание производитс из резервного блока пам ти. Устройство эффективно использовать в случае, когда основным источником ошибок вл ютс накопители или разр дные цепи блоков пам ти . 1 ил.

С/)

сь

CJ

ел го го

Изобретение относитс к вычислительной технике и может быть использовано дл построени дублированных запоминающих устройств.

Целью изобретени вл етс упроще- ние устройства.

Схема устройства приведена на чертеже (дл простоты показано посто нное запоминающее устройство).

Устройство содержит основной 1 и ре- зервный 2 блоки пам ти, элементы И-ИЛИ 3, сумматор по модулю два 4, элемент НЕ 5, адресные входы 6 и информационные выходы 7 устройства.

Устройство работает следующим обра- зом.

В каждом такте считывани на выходах обоих блоков пам ти 1, 2 по вл ютс два одинаковых слова. Считанное слово из основного блока пам ти 1 провер етс на не- четность (четность) сумматором по. модулю два 4. Если в слове нет ошибок нечетной кратности, то на выходы 7 проходит через элементы И-ИЛИ информаци из основного блока пам ти 1, в противном случае - из резервного блока пам ти 2.

Дл повышени надежности информационные выходы устройства 7 могут быть разделены на группы (например, байты), кажда из которых контролируетс своим

сумматором по модулю два. Элементы И- ИЛИ 3 вместе с элементом НЕ 5 могут быть реализованы в виде мультиплексоров, например , КП11.

Устройство можно эффективно использовать в случае, когда основным источником ошибок вл ютс накопители или разр дные цепи блоков пам ти.

Claims

Формула изобретени Запоминающее устройство, содержащее основной и резервный блоки пам ти, соответствующие адресные входы которых соединены и вл ютс адресными входами устройства, элементы И-ИЛИ, первый вход первой группы каждого из которых соединен с соответствующим разр дом выхода основного блока пам ти, первый вход второй группы - с соответствующим разр дом выхода резервного блока пам ти, а выход вл етс соответствующим информационным выходом устройства, сумматор по модулю два, входы которого соединены с выходами разр дов основного блока пам ти , а выход - с вторыми входами первой группы элементов И-ИЛИ, отличающеес тем, что, с целью упрощени у ройст- ва, оно содержит элемент НЕ, вход которого соединен с выходом сумматора по модулю два, а выход - с вторыми входами второй группы элементов И-ИЛИ.