SU1619253A1 - Сумматор - Google Patents

Сумматор Download PDF

Info

Publication number
SU1619253A1
SU1619253A1 SU894657148A SU4657148A SU1619253A1 SU 1619253 A1 SU1619253 A1 SU 1619253A1 SU 894657148 A SU894657148 A SU 894657148A SU 4657148 A SU4657148 A SU 4657148A SU 1619253 A1 SU1619253 A1 SU 1619253A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
elements
inputs
Prior art date
Application number
SU894657148A
Other languages
English (en)
Inventor
Юрий Георгиевич Дьяченко
Сергей Георгиевич Селихов
Original Assignee
Предприятие П/Я М-5199
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5199 filed Critical Предприятие П/Я М-5199
Priority to SU894657148A priority Critical patent/SU1619253A1/ru
Application granted granted Critical
Publication of SU1619253A1 publication Critical patent/SU1619253A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  при построении многоразр дных сумматоров в устройствах цифровой обработки информации. Цель изобретени  - упрощение устройства. Поставленна  цель достигаетс  тем, что в устройство , содержащее шесть элементов ИЛИ-НЕ, четыре элемента И-НЕ, два элемента неравнозначности и элемент НЕ, введены два элемента равнозначности, п ть элементов НЕ, п ть элементов И-НЕ, шесть элементов И-1ШИ-НЕ и элемент ИЛИ-И-НЕ с соответствующими св з ми. 1 ил. SB

Description

Изобретение относитс  к вычислительной технике и может использоватьс  при построении многоразр дных сумматоров в устройстве цифровой обработки информации.
Цель изобретени  - упрощение устройства .
На чертеже представлена схема сумматора .
Схема сумматора содержит элементы ИЛИ-НЕ 1-6, элементы И-НЕ 7-15, элементы НЕ 16-21, элементы И-ИЛИ-НЕ 22- 27, элемент ИЛИ-И-НЕ 28, элементы неравнозначности 29 и 30 и равнозначности 31 и 32, входы элементов ИЛИ-НЕ 1-4 и И-НЕ 7-10 подключены к входным шинам разр дов суммируемых чисел А,- Ад и В,-Вц., выход элемент ИЛМ-НЕ 6 подключен к шине выхода функции распространени  группового переноса Р, выход элемента И--ИЛИ-НЕ 26 соединен
с шиной выхода функции формировани  группового переноса G, выход элемента И-ИЛИ-НЕ 27  вл етс  выходом инверсии группового переноса С., выходы элементов 29,31,30 и 32 подключены к шинам выхода соответственно первого S,, второго S2, третьего S и четвертого S j разр дов суммы.
Сумматор работает следующим образом .
На входы элементов ИЛИ-НЕ 1-4 и И-Е1Е 7-10 параллельно подаютс  разр ды суммируемых чисел и В,-Вф, :ia вход Cjj - инверси  входного переноса . На выходах сумматора формируютс  следуюмдие функции:
S(A, © В, 0 С0, @ Вг ® (,+(А,+В|)С0); S3 А з © В, © (А2Вг +(Аг+Вг)(А, В, + +(А,+В,)Св));
ОЭ
со
Ю
ел
со
© Вф © (АзВ3+(А,+В(А4Вг + + ()(AtB +(A,+B, )C0)));
Cq.p CO+GI
Р(А f+B)(Аг+В2)(АЗ+ВЗ)(АФ+В4)I5
(Ай.+Вг)(А3+В3)() + +А2Вг(А3+В3)(А4+В4)+А9Вз(А4+В4)+А4В4,
 вл ющиес  функци ми полного четырех- Q разр дного сумматора с формированием ускоренного группового переноса. Наличие инверсии переноса на входе и выходе сумматора позвол ет наращивать разр дность сумматора до 8,12,16,20 15 и т.д. разр дов.

Claims (1)

  1. Формула изобретени 
    Сумматор, содержащий шесть элементов ИЛИ-НЕ, четыре элемента И-НЕ, два элемента неравнозначности и элемент НЕ, причем входы первых, вторыхэ третьих и четвертых элементов ИЛИ-НЕ, Р1-НЕ подключены к шинам соответственно первых, вторых, третьих и четвертых разр дов складываемых чисел сумматора, выходы первого и второго элементов неравнозначности  вл ютс  выходами соответственно первого и третьего разр дов суммы сумматора, отличающийс  тем, что, с целью упрощени , в него введены два элемента равнозначности, п ть элементов НЕ, п ть элементов И-НЕ, шесть элементов И-ИЛИ-НЕ   элемент ИЛИ-И-ПЕ причем выход первого элемента ИЛИ-НЕ подключен к входу первого элемента НЕ входу второй группы И первого элемен- та И-ИЛИ-НЕ и первому входу п того элемента ИЛИ-НЕ, выход первого элемен та И-НЕ соединен с первым входом п то го элемента И-НЕ и первыми входами первых групп И первого и второго элементов И-ИЛИ-НЕ, второй вход п того элемента И-НЕ подключен к выходу первого -элемента PIE, а его выход - к первому входу первого элемента неравнозначности , гаина инверсии входного переноса подключена к вторым входам первой группы И первого элемента - И-ИЛИ-НЕ и второй группы ИЛИ элемента ИЛИ-И-НЕ, входу третьего элемента НЕ и второму входу первого элемента неравнозначности, выход второго элемента ИЛИ-НЕ соединен с входом вто рого элемента НЕ, вторым входом п того элемента ИЛИ-НЕ и входом второй группы И второго элемента И-ИЛИ-НЕ,
    5
    Q 5
    0
    5
    0
    5
    40
    45
    50
    55
    выход второго элемента И-НЕ подключен к второму входу первой группы И вто- .рого элемента И-ИЛИ-НЕ и первому входу шестого элемента И-НЕ, второй вход которого подключен к выходу второго элемента НЕ, а выход - к первому входу первого элемента равнозначности , второй вход которого соединен с выходом первого элемента И-ИЛИ-НЕ, а выход его - с шиной выхода второго разр да суммы, сумматора, входы первой группы И третьего элемента И-ИЛИ- -НЕ соединены с выходами соответственно третьего элемента НЕ и п того элемента ИЛИ-НЕ, вход второй группы И третьего элемента И-ИЛИ-НЕ подключен к выходу второго элемента И-ИЛИ- НЕ и первому входу первой группы И четвертого элемента И-ИЛИ-НЕ, выход третьего элемента ИЛИ-НЕ соединен с входом четвертого элемента НЕ, выход которого подключен к первым входам седьмого и восьмого элементов И-НЕ и второму входу первой группы И четвертого элемента И-ИЛИ-НЕ, выход третьего элемента И-НЕ подключен к второму входу седьмого элемента И-НЕ и входу п того элемента НЕ, выход которого соединен с входом второй группы И четвертого элемента И-ИЛИ-НЕ, выход которого соединен с вторым входом первой группы И п того элемента И-ИЛИ-НЕ и входом первой группы ИЛИ элемента ИЛИ-И-НЕ, выход четвертого элемента И-НЕ подключен к первым входам дев того элемента И-НЕ и первой группы И п того элемента И-ИЛИ-НЕ, второй вход восьмого элемента И-НЕ соединен с выходом п того элемента ИЛИ-НЕ, а его выход - с первым входом второй группы ИЛИ элемента ИЛИ-И-НЕ и первым входом шестого элемента ИЛИ- НЕ, выход четвертого элемента ИЛИ-НЕ подключен к входам шестого элемента НЕ и второй группы И п того элемента И-ИЛИ-НЕ и второму входу шестого элемента ИЛИ-НЕ, выход шестого элемента НЕ соединен с вторым входом дев того элемента И-НЕ, входы второго элемента равнозначности подключены к выходам дев того элемента И-НЕ и элемента ИЛИ-И-НЕ, а его выход соединен с шиной выхода четвертого разр да суммы сумматора, входы второго элемента неравнозначности соединены с выходами соответственно третьего элемента И-ИЛИ-НЕ и седьмого элемента И-НЕ, входы первой группы И шесто5161
    го элемента И-ИЛИ-НЕ подключены к выходам соответственно третьего элемента НЕ и шестого элемента ИЛИ-НЕ, вход второй группы И шестого элемента И-ИЛИ-НЕ соединен с выходом п того элемента И-ИЛИ-НЕ и гаиной выхода функции формировани  группового пере9253 6
    носа сумматора, выход шестого элемента ИЛИ-НЕ  вл етс  выходом функции распространени  группового переноса
    5 сумматора, выход шестого элемента И-ИЛИ-НЕ соединен с шиной выхода инверсии группового переноса сумматора.
SU894657148A 1989-03-01 1989-03-01 Сумматор SU1619253A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894657148A SU1619253A1 (ru) 1989-03-01 1989-03-01 Сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894657148A SU1619253A1 (ru) 1989-03-01 1989-03-01 Сумматор

Publications (1)

Publication Number Publication Date
SU1619253A1 true SU1619253A1 (ru) 1991-01-07

Family

ID=21431752

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894657148A SU1619253A1 (ru) 1989-03-01 1989-03-01 Сумматор

Country Status (1)

Country Link
SU (1) SU1619253A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Каган Б.М. и Каневский М.М. Цифровые вычислительные машины и системы. - М.: Энерги , 1974, с.225, рис. 3.75. Карцев М.А. и Брик В.А. Вычислительные системы и синхронна арифметика. - М.: Радио и св зь, 1981, с. 281, рис. 6.2.1. *

Similar Documents

Publication Publication Date Title
JPS54144149A (en) Magnitude comparator
SU1619253A1 (ru) Сумматор
KR970005175A (ko) 파이프라인 구조에 근거한 곱셈/나눗셈 공유 처리기 구조
SU1594523A1 (ru) Параллельный сумматор
RU2030783C1 (ru) Устройство для определения количества единиц в двоичном восьмиразрядном числе
KR920017352A (ko) 입력 가중형 트랜스버설필터
SU1524045A1 (ru) Четырехвходовый одноразр дный сумматор
Denniston A small 4-design
SU1714589A1 (ru) Многовходовое последовательное суммирующее устройство
SU1151953A1 (ru) Устройство дл вычислени сумм парных произведений
SU392494A1 (ru) I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗа вительКиевска экспедици Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA
SU974588A1 (ru) Пороговый логический элемент
SU1575171A1 (ru) Одноразр дный дес тичный сумматор в коде "5421
SU1023661A2 (ru) Пороговый логический элемент
SU840899A1 (ru) Устройство дл возведени в квадрат ипОлучЕНи РАзНОСТи КВАдРАТОВ чиСлО-иМпульС-НОгО КОдА
SU1282136A1 (ru) Устройство дл свертки по модулю три п-разр дного числа
SU424142A1 (ru) Устройство сравнения двух чисел в цифровом коде
SU491129A1 (ru) Устройство дл возведени двоичных чисел в третью степень
RU1795453C (ru) Комбинационный двоичный сумматор
SU1446694A1 (ru) Преобразователь двоичного кода в пр мой семисегментный код
DE3787123D1 (de) Anordnung zur bitparallelen Addition von Binärzahlen mit Carry-Save Überlaufkorrektur.
RU2023288C1 (ru) Комбинационный сумматор структурных кодов
SU694860A1 (ru) Устройство дл вычислени логарифмов чисел, представленных единичными кодами
SU746505A2 (ru) Устройство дл возведени двоичных чисел в третью степень
SU1658144A1 (ru) Устройство дл алгебраического накопительного суммировани двоичных чисел