SU1023661A2 - Пороговый логический элемент - Google Patents

Пороговый логический элемент Download PDF

Info

Publication number
SU1023661A2
SU1023661A2 SU803226912A SU3226912A SU1023661A2 SU 1023661 A2 SU1023661 A2 SU 1023661A2 SU 803226912 A SU803226912 A SU 803226912A SU 3226912 A SU3226912 A SU 3226912A SU 1023661 A2 SU1023661 A2 SU 1023661A2
Authority
SU
USSR - Soviet Union
Prior art keywords
modulo
inputs
output
adders
outputs
Prior art date
Application number
SU803226912A
Other languages
English (en)
Inventor
Олег Николаевич Музыченко
Original Assignee
Войсковая часть 31303
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 31303 filed Critical Войсковая часть 31303
Priority to SU803226912A priority Critical patent/SU1023661A2/ru
Application granted granted Critical
Publication of SU1023661A2 publication Critical patent/SU1023661A2/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

ПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ по авт.св. 974588, отличающийс  тем, что, с целью расширени  функциональных возможностей, в негр введен элемент совпадени , входы которого соединены с вспомогательными выходами блоков сложени  по модулю два, а выход элемента сов1 |щени  соединен с дополнительным входом элемента ИЛИ. (Л ю со А а

Description

Иэобоетение относитс  к автоматик и вычислительной технике и может быт использовано дл  построени  различны устройств обработки дискретной инфор мации. Известен порогога:1й логический эле мент, содержащий блоки сложени  по модулю даа,входы каждого из которых кроме первого, соединены с выходами предыду кего блока сложени  по модулю два , входвл первого блока сложени  по модулю два соединены с входами поро-г гового логического элемента, а каждьй блок сложени  по модулю два содержит группу сумматоров, входы сумматоров первой группы соединены с входами данного блока сложени  по модулю два входы сумматоров остальных групп сое динены с выходами сумм предыдуй1ей и той же группы сумматоров, выходы переносов сумматоров соединены с выходами данного блока сложени  по модулю два, выходы последнего блока сложени  по модулю два соединены с входами элемента ИЛИ выход которого соединен с выходазм порогового элемента Qfj . Недостатком этого порогового логи ческого элемента  вл етс  ограниченность его функциональных возможностей . Целью изобретени   вл етс  расширение функциональных возможностей. Поставленна  цель достигаетс  тем, что в пороговый логический элемент , содержащий блоки сложени  по модулю два, ёходы каждого из/которых кроме первого, соединены с выходами предыдущего блока сложени  по модулю два, входаа первого блока сложени  по модулю два соединены с входами порогового логического элемента, .а каждый блок сложени  по модулю два содержит сумматоров, входы сумматоров первой группы соединены с входами данного блока; сложени  по модулю два, входы сумматоров ост.альных групп соединены с выходами сумм предыдущей и той же группы сумматоро выходы переносов сумматоров соединены с выходами данного блока ело жени  по модулю два, а выход суммы сумматоров последней группы сумматоров данного блока сложени  по модулю два Соединен с вспомогательным выходом данного блока сложени  по модулю два,выходы последнего блока сложени  по модулю два соединены с входами элемента ИЯИ, выход которого соединен с выходом порогового элемента, введен элемент совпадени , входы которого со единены с вспс в гательными выходами блоков сложени  по модулю два, la: вьп ход элементасовпадени  соединен с дополнительным входом элемента ИЛИ. На чертеже показан пример реализации порогового логического элемента Порогок: й логический элем1ент содер жит блоки сложени  по модулю два 1-1 и 1-2, входы каждого из которых,кроме первого 1-1,.соединены с выходами предыдущего блока сложени  по модулю два, входы первого блока сложени  по модулю два 1-1 соединены с входами 2 .порогового логического элемента, а каждый блок сложени  по модулю два содержит группы сумматоров 1-1-1: 1-1-2, 1-2-1, 1-2-2, входы сумматоров первой группы 1-1-1 и 1-2-1 соединены с входами даиного блока сложени  по модулю два 1-1 и 1-2 соответственно , входы сумматоров остальных групп соединещл с выходами сумм предыдущей . и той же группы сумматоров, выходы переносов сумматоров соединены с выходами данного блока сложени  по модулю два, а выход суммы сумматоров последней группы сумматоров данного блока сложени  по модулю два соединен с вспомогательным выходом данного блока сложени  по модулю два, выходе последнего блока сложени  по модулю два 1-2 соединены с входами элемента ИЛИ 3, выход которого соединен с выходом 4 порогового элемента. Пороговый логический элемент содержит также элемент совпадени  5, входы которого соединены с вспомогательными шлходами блоков сложени  по модулю два 1-1 и 1-2, а выход элемента сов-, падени  5 соединен с дополнительньш входом элемента ИЛИ 3. Пороговый логический элемент функционирует следушщм образом. Каждый блок сложени  по модулю два формирует на выходах единичные логи-7 Ческие сигналы при нечетном числе Vn единичных логических сигналов на его , при этом на шдходах переноса сумматоров блока количество единичных логических сигналов равно № /1 при четном М и (гл-)/ при нечетном hi , т.е. равно числу пар единичных логическй:х сигналов на входе. Т.аким образом на выходах переноса сумматоров блока 1-1 сложени  по ьюдулю два число единичных логических сигналов равно / 2 3 , где -; знаК округлени  в меньшую сторону до ближайшего целого. На иаходах переноса сукматоров блока 1-2 сложени  помодулю два число единичных логических сигналов равНо н1/и, АНалог ично на выходах переноса сумматоров С -го блока 1 сложени  по модули два их число равно т /2 , а на выходах переноса сумматоров последнего К -го блока 1- , гдеК Зео|2.Са+01. На выходе i -го блока сложени  по модулю два единичный логический сигнал по вл етс , если в двоичном представленИИ числа m единиц на входах порогового логического элемента в 4-м разр де (имеквдем вес ) имеетс  единица. Элементы ИЛи:3 и совпадени  5 по выходным сигналам блоков 1-1 - 1-k сложени  по модулю два и сигналам пе реноса сумматоров k -го блока 1 сложени  по модулю два: формируют выходной сигнал. Рассмотрим более подробно функцио нирование предлагаемого порогового логического элемента на: примере его реализации дл  случа  31 входа и порога 01 3. На выходе блока 1-1 сложени  по модулю два по вл етс  единичный логи ческий сигнал, если число Ш единичны логических сигналов на входах порого вого логического элемента нечетное. . На выходе блока 1-2 сложени  по модулю два по вл етс  единичный логи ческий, сигнал, если в двоичном представлении числа единичных логических сигналов на входах 2 порогового логи ческого элемента во втором разр де (разр де с весом 2) имеетс  1. На выходах переноса сумматоров блока 1-2 сложени  по модулю два по вл етс  единичные логические сигналы , если число гп единичных логических сигналов на шдходах переноса сум маторов равно tm /« . Таким образом, вс кий раз, когда т 4 На один или несколько входов элемента ИЛИ 3 поступает единичные логические сигналы с выходов переноса сумматоров блока 1-2 сложени  по модулю два, вызыва  на его выходе,  вп кйщамс  выходом 4 всего порогового элемента, единичный логический сигнал. Если m 3, то единичны е логические сигналы по вл ютс  на юходах блоков 1-1   1-2 сложени  по модул два. они посту шот ва входы элемента совпадени  S и выж1вают на его выходе и выходе элемента ИЛИ 3 по вление единичного лотт кского сигнала. Если m 3, то еданичный логический сигнал может по витьс  на вспомогательных выходах только одного  э 1-1 или 1-2. щж этом на всех входах элемента ИЛИ 3 и jta его выходе по вл 1ртс  нулевые логические сигналы. Таким , вс кий раз, когда число единичных логических сигналов на входах порохчэвого логического элемента больше или равно порогу, на его выходе по вл етс  единичный логический сигнгш. Првд агаем й пороговый логический элемент реализует пороговую логическую (ункцию с пювшл порогом а от любого числа переменных ft безувеличени  числа входов.

Claims (1)

  1. ПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ по авт.св. № 974588, отличающийся тем, что, с целью расширения функциональных возможностей, в » негр введен элемент совпадения, входы которого соединены с вспомогательными выходами блоков сложения по модулю два, а выход элемента совг&дения соединен с дополнительным входом элемента ИЛИ.
SU803226912A 1980-12-31 1980-12-31 Пороговый логический элемент SU1023661A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803226912A SU1023661A2 (ru) 1980-12-31 1980-12-31 Пороговый логический элемент

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803226912A SU1023661A2 (ru) 1980-12-31 1980-12-31 Пороговый логический элемент

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU974588 Addition

Publications (1)

Publication Number Publication Date
SU1023661A2 true SU1023661A2 (ru) 1983-06-15

Family

ID=20935267

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803226912A SU1023661A2 (ru) 1980-12-31 1980-12-31 Пороговый логический элемент

Country Status (1)

Country Link
SU (1) SU1023661A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1.. Авторское свидетельство СССР I 974588, кл. Н 03 К 19/23, 17.11.80. *

Similar Documents

Publication Publication Date Title
GB1272687A (en) Counters
SU1023661A2 (ru) Пороговый логический элемент
EP0122016A3 (en) New and improved shifter circuit
US3697735A (en) High-speed parallel binary adder
DE3881220D1 (de) Kommunikationsvermittlungselement.
JPS56111931A (en) Data transfer device
SU974588A1 (ru) Пороговый логический элемент
US3705299A (en) Circuit arrangement for converting a decimal number coded in the bcd code into a pure binary number
SU920706A2 (ru) Накапливающий сумматор
SU482739A1 (ru) Накапливающий сумматор
SU1388843A1 (ru) Устройство дл вычислени булевых производных
SU1647561A1 (ru) Устройство дл умножени по модулю семь
SU1492469A1 (ru) Пороговый логический элемент
SU1081637A1 (ru) Устройство дл ввода информации
SU1262573A1 (ru) Устройство дл формировани кода маски
SU1506544A1 (ru) Пороговый логический элемент
SU1234826A1 (ru) Устройство дл сравнени чисел с допусками
SU1661752A1 (ru) Многофункциональный логический модуль
SU1374216A1 (ru) Четырехвходовый одноразр дный сумматор
SU894702A2 (ru) Устройство дл выделени экстремального числа
SU1401448A1 (ru) Устройство дл реализации булевых симметричных функций
SU798809A1 (ru) Устройство дл сравнени двоичных чисел
SU1656522A1 (ru) "Устройство реализации операции "/х/-произведение @ -мерных кубов"
SU894714A1 (ru) Микропроцессорный модуль
SU531151A1 (ru) Устройство сравнени двух п-разр дных двоичных чисел