SU1603388A1 - Устройство дл контрол цифровых последовательностей - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при наладке и ремонте цифровых вычислительных машин. Отличительной особенностью устройства  вл етс  то, что оно позвол ет контролировать последовательности, сигналы в которых могут быть представлены в виде коротких импульсов, а состо ние которых в отдельных тактах контролируемого участка исследуемой последовательности может быть неопределенным. Целью изобретени   вл етс  повышение полноты контрол . Поставленна  цель достигаетс  за счет введени  временного дискриминатора 14, триггера 13, регистра 3 сдвига, блока 5 сравнени , элемента ИЛИ 26, элемента И 22. 6 ил.

Description

сг

о со со

00 00

Изобретение относитс  к вычислительной технике и может быть использовано при наладке и ремонте цифровых вычислительных машин, в частности дп  поиска перемежающихс  неисправностей .

Целью изобретени   вл етс  повышение полноты контрол .

На фиг.1 представлена структурна  схема устройства; на фиг.2 - схема временного дискриминатора; на фиг.З - схема блока цифровой задержки; на фиг.4 - диаграмма работы при нулевой цифровой задержке;на фиг.З - то же, при цифровой задержке, равной единице; на фиг.6 - то же, при единичном сигнале на входе блокировки и нулевой цифровой задержке. Длина контролируемой цифровой последователности 8 тактов, длина контролируемого за один проход участка 4 такта.

Устройство содержит триггер 1, регистры 2 и 3 сдвига, блоки 4 и 5 сранени , счетчики 6 и 7, блоки 8 и 9 индикации, блок 10 цифровой задержки триггеры 11-13, временной дискримина тор 14, блок 15 маскировани , элементы И 16-22, элементы ИЛИ 23-26 тактовый вход 27, первый вход 28 начальной установки, вход 29 запуска, вход 30 блокировки, второй вход 31 начальной установки и вход 32 контролируемой последовательности..

Временной дискриминатор 14 содержит элемент ШШ-НЕ 33, формирователь 34 короткого импульса, триггеры 35 и 36 элемент И 37.

Блок 10 цифровой задержки содержи счетчик 38, элемент ИЛИ 39, элемент 40 задержки, элемент НЕ 41, элемент И 42 и 43, дешифратор 44, триггеры 45 и 46.

Устройство работает следующим образом .

Перед началом работы устанавливаютс  в исходное состо ние первый 6 и второй 7 счетчики, триггеры 11-13, в блок 10 цифровой задержки записываетс  требуема  величина задержки, в блок 15 маскировани  - маскирующа  последовательность, в которой, каждому такту контролируемой периодической импульсной последовательности соответствуют О или 1 в зависимости от того, определено ипи не определено на соответствующем такте значение сигнала. На вход 32 контролируемой последовательно0

0

5

сти поступает исследуем а  цифрова  последовательность, на тактовьш вход 27 поступают тактовые импульсы (например , от внутреннего генератора контролируемого блока), но на выход первого элемента И 16 они не проход т , поскольку на втором входе первого элемента И 16 - уровень О с пр мого входа триггера 12. С приходом импульса запускаJ однозначно св занного с началом контролируемого участка исследуемой цифровой последовательности , на выходе элемента 5 И 20 по вл етс  импульс, который устанавливает триггер 12 в единичное состо ние, разреша  тем самым подачу тактовых импульсов на синхровходь; блока 15 маскировани , триггера 1, временного дискриминатора 14 и счетный вход первого счетчика 6, а также на первьй вход элемента И 17.

В том случае, когда в блок 10 цифровой задержки записан ноль, на его обоих выходах - уровни 1, разрешающие прохождение сигналов через элементы И 17 и 18. Тактовые импульсы с выхода элемента И 17 поступают на входы синхронизации первого 2 и второго 3 регистров сдвига, входы блоков 5 и 4 сравнени . В регистры 2 и 3 сдвига последовательно записываютс  состо ни  выходов триггера 1 и временного дискриминатора 14. Первьй 4 и второй 5 блоки сравнени  сравнивают состо ни  выходов последних разр дов соответственно первого и второго регистров 2 и 3 сдвига с выходами соответственно триггера 1 и временного дискриминатора 14, однако результат несравнени  на первом проходе не фиксируетс  на втором счетчике 7, поскольку элемент И 22 закрыт по второму входу уровнем 1 с выхода триггера 13. В тех тактах исследуемой цифровой последовательности , когда сигналы могут принимать различные значени , единичный уровень , поступающий с выхода блока 15 маскировани  на установочные входы триггера 1 ввода и временного дискриминатора 14, устанавливает их в определенные (нулевые) состо ни , в результате чего на первом 2 и втором 3 регистрах сдвига в случае нормальной работы контролируемого блока формируетс  стабильна  цифрова  последовательность. После прохо оде- ни  числа тактовых импульсов, со0

5

0

5

0

5

10

20

51603388

ответствующего /длине контролируемо- . го участка исследуемой последовательности (соответствующего разр дности первого 2 и второго 3 регистров сдвига и второго счетчика 6), на выходе переполнени  второго счетчика б по вл етс  импульс который через элемент И 18 и элемент ИЛИ 24 сбрасывает триггер 12, заверша  тем самым первый проход. Одновременно в единичное состо ние устанавливаетс  триггер 13, разреша  прохождение сигналов несравнени  с выхода элемента ИЛИ 26 на счетный вход второго счетчика . В первом 2.и втором 3 регистрах сдвига зафиксированы цифиовые последовательности, определ ющие состо ние контролируемого участка ис- следуемой последовательности, при этом в последних разр дах записаны значени , соответствующие первому такту контролируемого участка. В том случае,когда в блок 10 циф- ровой задержки записано ненулевое значени е, на обоих его выходах нули. После прохождение числа импульсов, paBjioro длине контролируемого участка , импульсом, поступающим с выхода переполнени  второго счетчика 6, из значени , записанного в блок 10 цифровой задержки, вычитаетс  единица. После обнулени  блока 10 цифровой задержки на его втором выходе по вл етс  уровень 1, разрешающий прохождение тактовых импульсов через второй элемент И 17. В первый 2 и вто- - ой 3 регистры сдвига записываютс  значени  контролируемого участка, тсто щего от начала исследуемой последовательности на число тактов, авное произведению длины контролиуемого участка на величину, первоачально записанную в блок 10 цифовой задержки. После прохождени  очередной серии импульсов, равной длине контролируемого участка, импульс переполнени  второго счетчика 6 устанавливает первый и второй выходы блока 10 цифровой задержки соответствен25

30

35

40

но в 1 и о, сбрасыва  триггер 12 и запреща  прохождение тактовых имульсов .

Второй проход начинаетс  после поступлени  на вход 29 запуска очередного запускающего импульса. Начина  с второго прохода, происходит сравнение информации, поступающей на первые информационные входы блоков

5 и

е о т т од

е

м у ки тр а ил ст щи сч

45

50

55

10

20

388

5

0

5

0

6

4 и 5 сравнени  с выходов соответственно триггера 1 и временного дискриминатора 14, с информацией, поступа - ющей на вторые информационные входы блоков 4 и 5 сравнени  с выходов последних- разр дов соответственно первого 2 и второго 3 регистров сдвига. В случае несравнени  импульс с выхода первого 4 или второго 5 блоков сравнени  через элемент lUBi 26 и элемент И 22 измен ет состо ние второго счетчика 7 на ненулевое, что, в свою очередь, приводит к по влению 5 импульса на выходе элемента ИЛИ 25, который поступает на первьм вход элемента И 21 и, в том случае, когда на входе 30 блокировки установлен уро вень 1,устанавливает триггер 11 в. единичное состо ние, сбрасывающее триггер 12 и запрещающее через второй вход элемента И 20 прохождение импульсов запуска.-На первом 8 и втором 9 блоках индикации отображаютс  соответственно номер такта контролируемого участка исследуемой последовательности и число несравнений.

Временной дискриминатор 14 работает следующим образом.

Триггеры дискриминатора сбрасываютс  с приходом каждого тактового импульса . После этого каждый триггер в течение такта находитс  в состо нии ожидани  прихода положительного перепада по входу синхронизации. Установка обоих триггеров может произойти только в том случае, если на входе 32 контролируемой последовательности во врем  одного такта будут зафиксированы и положительный, и отрицательный перепады. В этом случае на выходе элемента И по вл етс  единичный сигнал, свидетельствующий о наличии импульса, длительность ко- торого меньше длительности одного такта (например, сигнал с выхода одновибратора),

Блок 10 цифровой задержки работает следующим образом.

По сигналу установки, поступающему от блока 23, происходит начальна  установка блока 10 цифровой задержки . При этом в счетчик записываетс  требуема  величина цифровой задержки, а триггеры устанавливаютс  в нулевое .- или единичное состо ние в зависимости от значени  сигнала на выходе де- щифратора нул . В том случае, когда в счетчик записано нулевое значение.

5

0

5

оба триггера устанавливаютс  в единим- - ное состо ние. В противном случае оба.триггера устанавливаютс  в нулевое состо ние« Первый триггер устанавливаетс  в 1 задержанным сигна- . лом с выхода переноса счетчика 6 после того, как обнулитс  счетчик цифровой задержки. Следующим импульсом с выхода переноса счетчика 6 первый Q триггер устанавливаетс  в нулевое состо ние, а второй - в единичное.

Триггер 1 принимает входную последовательность без учета наличи  или

отсутстви  коротких импульсов в те- J5

чение одного такта, а временной дискриминатор 14 фиксирует такие импульсы , но не принимает входную последовательность .

20

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  цифровых последовательностей, содержащее три триггера, первый регистр сдвига, пер- 25 вый блок сравнени , два счетчика, два блока индикации, блок цифровой задержки, шесть элементов И,три элемента ИЛИ, причем информационньй вход первоготриггера  вл етс  вхо- ЗО дом контролируемой последовательности устройства, выход первого триггера соединен с информационным входом первого разр да первого регистра сдвига и с первым информационным ,, входом первого блока сравнени , первый вход первого элемента И  вл етс  тактовым входом устройства, второй вход первого элемента Н соединен с пр мым выходом второго триггера, вы- Q ход первого элемента И соединен с синхровходом первого триггера, со счетным входом первого счетчика и с первым входом второго элемента И,выход которого соединен с синхровходом 45 первого регистра сдвига и со строби- рующим входом первого блока сравнени , выход переполнени  первого счетчика соединен с информационным входом блока цифровой задержки и с первым -л входом третьего элемента И,группа информационных выходов первого счетчика соединена с группой входов первого блока индикации, первый выход блока цифровой задержки соединен с вторым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса в О

   второго триггера,инверсный выход ко- торого соединен с первым входом чет- вартого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сброса в О первого счетчика , с входом разрешени  записи блока цифровой задержки, второй выход которого соединен с вторым входом . второго элемента И, первый вход п того элемента И  вл етс  входом запуска устройства, выход п того элемента И соединен с синхровходом второго триггера, с вторым входом четвертого элемента И, информационный вход второго триггера соединен с шиной единичного пoтeнIJДiaлa устройства , группа разр дных выходов второго счетчика соединена с группой входов второго блока индикации и с группой входов третьего элемента ИЛИ, Ъыход которого соединен с первым входом шестого элемента И, второй вход которого  вл етс  входом блокировки устройства , выход шестого элемента И соединен с входом установки в 1 третьего триггера, пр мой выход которого соединен с вторым входом первого элемента ИЛИ, первьй вход начальной установки устройства соединен с входами сброса в О третьего триггера , и второго счетчика, инверсный выход третьего триггера соединен с вторым входом п того элемента И,второй вход начальной установки устройства соединен с вторым входом второго элемента ИЛИ и с третьим входом первого элемента ИЛИ, выход последнего разр да первого регистра сдвига соедин.ен с вторым информационным входом первого блока сравнени , о т л и чагощеес  тем, что, с целью повышени  полноты контрол , в него введены блок маскировани , временной дискриминатор, второй регистр сдвига, второй блок сравнени , четвертый триггер, четвертый элемент ИЛИ и седьмой элемент И, причем син- хровход второго регистра сдвига соединен со стробирующим входом второго блока сравнени  и с выходом временного дискриминатора ,информацион- ный вход и синхровход которого соединены соответственно с входом контролируемой последовательности устройства и с выходом первого элемента И, счетный вход второго счетчика соединен с выходом седьмого элемента И,

   первый и второй входы которого соединены с выходами соответственно четвертого триггера и четвертого элемента ИГШ, первый и второй входы которого соединены с выходами неравенства соответственно первого и второго блоков сравнени , первый и второй информационные входы второго блока сравнени  соединены с выходами соответственно временного дискриминатора и второго регистра сдвига,выход блока маскировани  соединен с входом

   от 15

   10

   блокировки временного дискриминатора и с входом сброса в О первого триггера , тактовый вход блока маскировани  соединен с выходом первого элемента И, информационный вход четвертого триггера соединен с шиной единичного потенциала устройства, вхЪд сброса в О четвертого триггера соединен с первым входом начальной установки устройства, выход переполнени  первого счетчика соединен с синхровходом четвертого триггера.

   Фиг.2

   Фиг.З

   Риг. 5

   Составитель Н.Торопова Редактор Т.Лазоренко Техред Л.Сердюкова Корректор Т.Палий

   Заказ 3386

   Тираж 567

   ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКИТ СССР 113035, Москва,. Ж-35, Раушска  наб., д. 4/5

   -I да Д1 и г м-г .-г ми ч-т-1I---.---.-.-.-- - .-. - - --. - -- «-«-- - «

   Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101

   Подписное