SU1589400A1 - Device for isolating binary code combinations of arbitrary weight - Google Patents
Device for isolating binary code combinations of arbitrary weight Download PDFInfo
- Publication number
- SU1589400A1 SU1589400A1 SU884497392A SU4497392A SU1589400A1 SU 1589400 A1 SU1589400 A1 SU 1589400A1 SU 884497392 A SU884497392 A SU 884497392A SU 4497392 A SU4497392 A SU 4497392A SU 1589400 A1 SU1589400 A1 SU 1589400A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- binary word
- units
- elements
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и микроэлектронике и предназначено дл построени быстродействующих матричных процессоров. Цель изобретени - упрощение конструкции устройства. Это достигаетс тем, что устройство содержит элемент ИЛИ 1, элемент И 5, элемент НЕ 6, N-2 мажоритарных элементов 2-4, N-1 элементов ЗАПРЕТ 7-10, N входов 11-15 и N+1 выходов 16-21, где N - разр дность двоичного слова. Сложность устройства (по числу входов логических элементов) равна N 2+2N-1, а быстродействие, определ емое глубиной схемы, - 2Τ, где Τ - задержка на вентиль. Устройство дл подсчета числа единиц в двоичном слове работает следующим образом. На входы устройства поступают разр ды X 1 - X N двоичного слова, а на его выходах формируетс унитарный двоичный код числа единиц, содержащихс во множестве {X 1,X 2,...,X N}. Сигнал логической единицы на K-м выходе (K=1,2,...,N+1) свидетельствует о наличии ровно K-1 единицы во входном двоичном слове. 1 ил., 1 табл.The invention relates to computing and microelectronics and is intended for building high-speed matrix processors. The purpose of the invention is to simplify the design of the device. This is achieved by the fact that the device contains an element OR 1, an element AND 5, an element NOT 6, N-2 majority elements 2-4, N-1 elements PROHIBIT 7-10, N inputs 11-15 and N + 1 outputs 16-21 where N is the binary word size. The complexity of the device (according to the number of inputs of logic elements) is equal to N 2 + 2N-1, and the speed, determined by the depth of the circuit, is 2Τ, where Τ is the valve delay. The apparatus for counting the number of units in a binary word works as follows. The device inputs receive bits X 1 - X N of a binary word, and a unitary binary code of the number of units contained in the set {X 1, X 2, ..., X N} is formed at its outputs. The signal of a logical unit at the Kth output (K = 1,2, ..., N + 1) indicates the presence of exactly K-1 units in the input binary word. 1 ill., 1 tab.
Description
: элемент И 5, элемент НЕ 6, п-2 мажоритарных элементов 2-4, п-1 элементов ЗАПРЕТ 7-10, п входов 11-15 и п+1 выходов 16-21, где п - разр дность двоичного слова. Сложность устройст- ва (по числу входов логических элементов ) равна п2+2п-1, а быстродейст- 21,определ емое глубиной схемы, -2-С, где С- задержка на вентиль. Устрой- ство дл подсчета числа единиц в двоичном слове работает следующим образом . На входы устройства поступают разр ды х - х двоичного слова, а на его выходах формируетс унитарный двоичный код числа единиц, содержащихс во множестве х„ Хг,...,х. Сигнал логической едини1ды на k-м выходе (,2,...,h+1) свидетельствует наличии ровно К-1 единицы в входном двоичном слове. 1 ил., 1 табл.: element 5, element 6, n-2 major elements 2–4, n-1 elements BANKS 7–10, n inputs 11–15 and n + 1 outputs 16–21, where n is the binary word width. The complexity of the device (in terms of the number of inputs of logic elements) is n2 + 2n-1, and the fast speed of 21, defined by the depth of the circuit, is -2-С, where C is the valve delay. The device for counting the number of units in a binary word works as follows. The inputs of the device receive bits x - x of a binary word, and at its outputs a unitary binary code of the number of units contained in the set x "Xr, ..., x is formed. The signal of logical unity at the k-th output (, 2, ..., h + 1) indicates the presence of exactly K-1 units in the input binary word. 1 ill., 1 tab.
j Изобретение относитс к вычисли- |тельной технике и микроэлектронике :и предназначено дл построени быст- :родействующих матричных процессоров. ; Цель изобретени - упрощение кон- :струкций устройства,j The invention relates to computing | and microelectronics: and is intended to build high-speed matrix processors. ; The purpose of the invention is to simplify the design;
: На чертеже в качестве примера пред ставлена схема устройства при . Устройство дл подсчета числа единиц в двоичном слове содержит элемент ИГЩ 1, мажоритарных элемента 2-4 элемент И 5, элемент НЕ 6, элемента 7-10 ЗАПРЕТ, входов 11 - 15, п-|-1 6 выходов 16 - 21. Причем мажоритарные элементы 2-4 имеют поро- ги соответственно два, три и чет,1ре.: In the drawing, the diagram of the device is presented as an example at. The device for counting the number of units in a binary word contains the element IGSCH 1, the majority element 2-4 element AND 5, the element NOT 6, element 7-10 BANGE, inputs 11-15, n- | -1 6 outputs 16-21. And the majority elements 2–4 have thresholds of two, three, and even, 1pe, respectively.
Устройство дл подсчета числа еди- .ниц в двоичном слове работает следующим образом.A device for counting the number of units in a binary word works as follows.
На входы 11 - 15 .устройства поступают разр ды х...х двоичного слова. На выходах 16-21 устройства формируетс унитарный двоичный код числа единиц, содержащихс во ffloжecтвe х ,,х,х j,x ,х. Сигнал логической единицы на k-м вьсходе (,2, . .. ,6) свидетельствует о наличии ровно k-1 единиц во входном двоичном слове.The inputs 11 - 15. The device receives bits x ... x binary word. At the outputs 16-21 of the device, a unitary binary code of the number of units contained in the fflox x ,, x, xj, x, x is generated. The signal of the logical unit at the kth output (, 2, ..., 6) indicates the presence of exactly k-1 units in the input binary word.
Очевидно, что на 1-м (,2,...Obviously, on the 1st (, 2, ...
.4777.4777
П+1; выходе преллаг емого устройства реализуютс элементарные симметрические булевы функции S ., ., (х,, Xj,... ,Х|), значени которых при представлены в таблице.P + 1; the output of the proposed device implements elementary symmetric Boolean functions S.,., (x ,, Xj, ..., X |), the values of which are shown in the table for.
Устройство синтезируетс согласно следующим соотношени м:The device is synthesized according to the following ratios:
,VX,V...VX,, VX, V ... VX,
(x, ,,) lT(x,K,.(x, ,,) lT (x, K ,.
Хр), ,2,...n-1Xp),, 2, ... n-1
) -Xr.) -Xr.
20 20
- 25 30- 25 30
. f, . f,
45 45
50 50
5555
где М - функци n-входового мажоритарного элемента с порогом t, определ ема следующим образом: Mj(x,,x,.,.,x) where M is the function of the n-input majority element with a threshold t, defined as follows: Mj (x ,, x,.,., x)
1, если ,- t; ,1, if, - t; ,
п9p9
О, если Oh if
i ii i
Здесь следует учесть тот факт, что MI(X ,x,..-,x)x,vx,v...vx,Here it is necessary to take into account the fact that MI (X, x, ..-, x) x, vx, v ... vx,
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884497392A SU1589400A1 (en) | 1988-10-21 | 1988-10-21 | Device for isolating binary code combinations of arbitrary weight |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884497392A SU1589400A1 (en) | 1988-10-21 | 1988-10-21 | Device for isolating binary code combinations of arbitrary weight |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1589400A1 true SU1589400A1 (en) | 1990-08-30 |
Family
ID=21405576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884497392A SU1589400A1 (en) | 1988-10-21 | 1988-10-21 | Device for isolating binary code combinations of arbitrary weight |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1589400A1 (en) |
-
1988
- 1988-10-21 SU SU884497392A patent/SU1589400A1/en active
Non-Patent Citations (1)
Title |
---|
Патент DE № 1537536, кл. Н 03 К 19/00, 1972. Авторское свидетельство СССР № 864277, кл. Н 03 М 7/22, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1589400A1 (en) | Device for isolating binary code combinations of arbitrary weight | |
SU1233271A1 (en) | Multichannel device for time discrimination of pulsed signals | |
SU1120329A1 (en) | Multichannel priority device | |
RU2047894C1 (en) | Device for calculation of symmetrical boolean functions | |
SU805415A1 (en) | Shift register | |
SU890394A1 (en) | Priority unit | |
SU369723A1 (en) | DEVICE DIFFERENT SIGNALS AND INTERFERENCE | |
SU913367A1 (en) | Device for comparing binary numbers | |
SU413518A1 (en) | ||
SU1654838A1 (en) | Device for calculating ordinal statistics | |
SU1092494A2 (en) | Device for sorting numbers | |
SU777870A1 (en) | Device for receiving address signals in asynchronous pulse communication systems | |
SU1003076A1 (en) | Binary adder | |
SU1193672A1 (en) | Unit-counting square-law function generator | |
SU1275427A1 (en) | Device for calculating minimum cover | |
SU1092718A1 (en) | Pulse duration discriminator | |
SU1439569A1 (en) | Information input device | |
SU1168944A1 (en) | Device for servicing interrogations with variable priorities | |
SU1005317A1 (en) | Threshold logic element | |
SU1234826A1 (en) | Device for tolerance comparing of numbers | |
SU723777A1 (en) | Switching device | |
SU1168943A1 (en) | Variable priority device | |
SU1003070A1 (en) | Device for discriminating extremum numbers | |
SU1594559A1 (en) | Device for distributing tasks among processors | |
SU1187263A1 (en) | Pulse counter |