(5) БЛОК ПРИОРИТЕТА(5) PRIORITY UNIT
Изобретение относитс к вычислител ной технике и может быть использовано в вычислительных системах с общим полем запросов. Известно.устройство приоритета, со держащее триггеры, элементы ИЛИ, элементы ИЛИ-НЕ, недостатками такого устройства вл етс большой объем оборудовани Я . Наиболее близким по технической су сущности и достигаемому результату к изобретению вл етс блок приоритета, содержащий триггеры, элементы И, элемент НЕ, элемент задержки и источник питаний 2. Недостатком этого блока вл етс его сложность. Цель изобретени - упрощение уст ройства. Поставленна цель достигаетс тем, что в блок приоритета,содержащий два элемента НЕ и два элемента И, введен элемент сложени по модулю 2, причем первые входы первого и второго элементов И вл ютс соответственно первым и вторым входом запросов блока, выходы первого и второго элементов И соединены с входами соответственно первого и второго элементов НЕ, выходы первого и второго элементов НЕ соединены со вторыми входами соответственно второго и первого элементов И, третий вход второго элемента И соединен с выходом элемента сложени по модулю 2, первый и второй входы этого элемента соединены соответственно с первым и вторым входами запросов блока, третий и четвертый входы элемейта сложени по модулю 2 соединены с выходами соответственно етораго и первого элементов НЕ. На чертеже приведена структурна схема блока приоритета. Блок содержит элементы И 1 и 2, элементы НЕ 3 и , элемент 5 сложени по модулю 2, входы 6 и 7 блока, выходы 8 и 3 блока. 38 Блок приоритета работает следующим образом. При включении питани блока на его выходе уровень логического О. Логический элемент И 1 имеет приоритет трансл ции входного сигнала. При одновременном по влении входных сигналов на входах 6 и 7 на выходе элемента 5 по вл етс уровень логического О, который блокирует элемент И 2, элемент И 1 открыт, и с выхода 8 снимаетс сигнал, который одновременно дополнительно блокирует элемент И 2 через элемент НЕ 3- По окончании вход ных сигналов схема приходит в исходное состо ние.. При неодновременном по влении сиГналов на входах 6 и 7 блок прио)эитета обрабатывает входной сигнал, который пришел первым, а после него - другой. Например, пусть первым прошел сигнал на вход 6. Так как на входе 7 логический ЧО (второй входной сигнал еще йе пришел), на выходе элемента НЕ будет 1 и сигнал с входа 7 пройдет на выход 8. ,С выхода элемента И 1 снимаетс сигнал, который через элемент НЕ 3 блокирует элемент И 2. После сн ти первого входного сигнала, на выходе И 1 по вл етс логический О, который через элемент НЕ 3 снимает блоки ровку с элемента И 2, с выхода элеме та .5 тоже поступает разрешающий потенциал , а так как второй входной сигнал еще не сн т, на выходе элемен та И 2 по вл етс сигнал, который блThe invention relates to computing technology and can be used in computing systems with a common query field. Priority device containing triggers, elements OR, elements OR NOT, the disadvantages of such a device is a large amount of equipment I. The closest in technical essence and the achieved result to the invention is a priority block containing triggers, AND elements, NOT element, delay element and power source 2. The disadvantage of this block is its complexity. The purpose of the invention is to simplify the device. The goal is achieved by the fact that in the priority block containing two NOT elements and two AND elements, an addition element is introduced modulo 2, with the first inputs of the first and second AND elements being the first and second inputs of the block requests, respectively, the outputs of the first and second AND elements connected to the inputs of the first and second elements NOT, respectively, the outputs of the first and second elements are NOT connected to the second inputs of the second and first elements AND, the third input of the second element AND connected to the output of the addition element along m Odule 2, the first and second inputs of this element are connected respectively to the first and second inputs of the block requests, the third and fourth inputs of the adder element modulo 2 are connected to the outputs of, respectively, and the first elements NOT. The drawing shows a block diagram of the priority block. The block contains the elements And 1 and 2, the elements NOT 3 and, the element 5 addition modulo 2, the inputs 6 and 7 of the block, the outputs 8 and 3 of the block. 38 The priority block operates as follows. When the power is turned on at its output, the logic level is O. The logical element I 1 has the priority of transmitting the input signal. At the simultaneous appearance of input signals at inputs 6 and 7, the output of element 5 appears at the level of logic O, which blocks AND 2 element, AND 1 element is open, and output 8 removes the signal, which simultaneously additionally blocks AND 2 element through HE 3- At the end of the input signals, the circuit returns to its original state. If the signals at inputs 6 and 7 are not simultaneously appearing, the receiver unit processes the input signal that came first, and after it the other one. For example, let the signal go to input 6 first. Since logical input is at input 7 (the second input signal still hasn't arrived), the output of the element will NOT be 1 and the signal from input 7 will pass to output 8., From the output of the And 1 output, the signal which, through element 3, blocks element 2. After removing the first input signal, a logical O appears at output 1, which through element 3 removes the blocking from element 2, the output of element 5 also allows potential, and since the second input signal has not yet been removed, the output of the element And 2 appears sy cash that bl
- J- j