SU1569857A1 - Устройство дл защиты системы обработки данных от обращений посторонних пользователей - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управлени  технологическими процессами дл  защиты систем обработки данных от обращений посторонних пользователей. Цель изобретени  - повышение надежности защиты системы обработки данных от обращений посторонних пользователей при одновременном повышении производительности системы обработки данных. Устройство дл  защиты системы 1 обработки данных содержит блок 2 сопр жени , посто нное запоминающее устройство 3, блок 4 управлени , блок 5 оперативной пам ти, блок 6 сравнени , одновибратор 7 и формирователь 8 импульсов. 2 ил.

Description

Фиг.1

Г«Д,

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управлени  технологическими процессами дл  защиты систем обработки данных от обращений посторонних пользователей.

Цель изобретени  - повышение надежности защиты системы обработки данных от обращений посторонних пользователей при одновременном повышении производительности системы обработки данных.

На фиг. 1 приведена функциональна  схема устройства дл  защиты системы обработки данных от обращений посторонних пользователей на фиг. 2 - блок сопр жени .

Устройство дл  защиты системы 1 обработки данных от обращений посторонних пользователей содержит блок 2 сопр жени , посто нное запоминающее устройство (ПЗУ) 3, блок 4 управ.- лени , блок 5 оперативной пам ти, блок. 6 сравнени , одновибратор 7 и формирователь 8 импульсов (фиг. 1). .Блок 2 сопр жени  (фиг. 2) содержит регистр 9, первый 1СГ и второй 11 эле- менты И, блок 12 сравнени , коммута

тор 13,- триггер 14 и Элемент ИЛИ 15, информа ционно-упра вл ющие входы-выходы 16 ( - 16-j блока 2, вход 17 сигнала , защиты блока 2, вход 18 управлени  блока 2, информационно-управл ющие выходы 19 - 19s блока 2.

Блок k управлени  может быть выполнен в виде генератора импульсов и счетчика, счетный вход которого соединен с выходом генератора импульсов Блок 6 сравнени  может быть выполнен в виде схемы сравнени , входы разрешени  больше и меньше которой объединены и соединены с управл ющим входом блока 6 сравнени , и элемента ИЛИ, входы которого соединены с выходом больше и меньше схемы сравнени  соответственно.

Одновибратор 7 и формирователь 8 импульсов могут быть выполнены аналогично известным.

Устройство дл  защиты системы обработки данных от обращений посторонних пользователей работает следующим образом.

При включении системы эталонна  информаци  (п слов, где п 2) считываетс  с внешнего носител  информаци ( магнитного диска, магнитной ленты

5

0

5

0

5

0

5

0

5

или ПЗУ) и записываетс  в ОЗУ из состава системы 1 обработки данных. Процессор из состава системы -1 обработки данных считывает эталонную информацию из ОЗУ,вход щего всостав системы 1 обработки данных,инословно записывает ее в блок 5 следующим образом .

По переднему фронту импульса, поступившего на управл ющий вход регистра 9 по линии 1бг от процессора из состава системы обработки данных 1, код адреса, поступивший на вход регистра 9 по линии 1бэ от процессора из состава системы 1 обработки данных , записываетс  в регистр 9. Младшие разр ды кода адреса, записанного в регистре 9 по линии 19( поступают на соответствующие первые адресные входы блока 5, а старшие разр ды - на соответствующие входы А блока 12 сравнени . При совпадении кода, поступившего на вход А блока 12 сравнени  t кодом, установленным на входе В блока 12 сравнени , на выходе блока 12 сравнени  устанавливаетс  высокий уровень сигнала и поступает на первый вход элемента И 11. Код данных (слово эталонной информации), поступивший по линии 163 от процессора из состава системы 1 обработки данных, по линии 19ъ поступает на вход данных блока 5. При наличии высокого уровн  сигнала на выходе блока 12 сравнени  импульс, поступивший на второй вход элемента И 11 по линии 16, от процессора из состава системы 1 обработки данных, через - элемент И 11 по линии 19 поступает на вход записи данных в блок 5. По заднему фронту импульса, сформированного на выходе элемента И 11, код данных, установленный на линии 19д записываетс  в блок 5 по адресу, код которого установлен на линии 194 Импульс , сформированный на выходе элемента И 11 через элемент ИЛИ 15 по линии (з6 поступает к процессору из состава системы 1 обработки данных.

С помощью счетчика из состава блока 1 управлени  осуществл етс  пересчет импульсов, сформированных на выходе генератора импульсов из состава блока управлени . Последовательность кодов, сформированна  на выходах старших разр дов счетчика из состава блока Л управлени , поступает на адресный вход ПЗУ 3, установленного

пользователем, и второй адресный вход блока 5. Импульсный сигнал, сформированный на выходе младшего разр да счетчика из состава блока k управлени , поступает на управл ющий вход блока б сравнени .

В результате последовательного обращени  к соответствующим  чейкам пам ти ПЗУ 3 и блока 5 на выходе. ПЗУ 3 Формируетс  последовательность кодов данных (слов информации) пользовател , а на выходе данных блока 5 последовательность эталонных кодов данных (слов эталонной информации), Эти последовательности кодов поступают на входы схемы сравнени  из состава блока 6 сравнени  соответственно .

При наличии высокого уровн  сигна ла на управл ющем входе блока 6 сравнени  и несовпадении кодов, поступивших на соответствующие входы схемы сравнени  из состава блока 6 сравнени , на одном из выходов (больше, меньше) схемы сравнени  из состава блока 6 сравнени  формируетс  высокий уровень сигнала. Импульсы, сформированные на выходах больше и меньше схемы сравнени  из сое.аа блока 6 сравнени , через элемент ИЛИ поступают на вход одновибратора 7. По переднему фронту первого из последо- в .. чьности импульсов, поступивших на вход одновибратора 7, на выходе одновибратора 7 устанавливаетс  высокий уровень сигнала. Высокий уровень сигнала на выходе одновибратора 7 удерживаетс  в случае, если длительность интервалов между соседними импульсами на входе одновибратора 7 не превышает п периодов импульсного сигнала на управл ющем входе блока сравнени  6. Поскольку длительность интервалов между соседними импульса- ,ми из последовательности импульсов, сформированных на выходе блока 6 сравне1 .ни  при несовпадении информации пользовател , 3 писанной в ПЗУ 3, с эталонной информацией, записанной в блоке 5, не превышает п периодов импульсно. го сигнала на управл ющем входе блока 6 сравнени , на выходе одновибратора 7. при наличии указанной последовательности импульсе на его входе , удерживаетс  высоки , уровень сиг- нала.

Пои совпадении информации пользовател , записанной в ПЗУ 3, Ј эталон

10

15

20

25

JO

35

Ј

45

50

55

ной информацией, записанной в блоке 5, импульсы на выходе блока 6 сравнени  не формируютс . Низкий уровень сигнала на выходе одновибратора 7 устанавливаетс  не раньше, ч°м через п периодов импульсного сигнала на управл ющем входе блока 6 сравнени  после поступлений на вход одновибратора 7 заднего фронта последнего из последовательности импульсов, сформированных на выводе блока 6 сравнени  при несовпадении информации пользовател  с эталонной информацией.

Таким образом, уровень сигнала на выходе одновибратора 7 несет информацию о результате сравнени  информации пользовател  с эталонной информацией .

Импульсный сигнал, сформированный на выходе одновибратора 7, поступает на вход формировател  8 импульсов и через вход 17 на вход коммутатора 13. Пп переднему и заднему фронтам импульса, сформированного на выходе одновибратора 7, на выходе формировател  8 импульсов формируютс  короткие импульсы и поступают по входу 18 на С-вход триггера 1, на D-входе которого установлен высокий уровень сигнала.

По переднему фронту короткого импульса , сформированного на выходе формировател  8 импульсов, на выходе триггера I устанавливаетс  высокий уровень сигнала и поступает по линии 1бг к процессору из состава системы 1 обработки данных.

При наличии на входах первого элемента И 10 высоких уровней сигналов , поступивших по лини м 1б4 и 165 от процессора из состава системы обработки данных 1, на выходе первого элемента И 10 формируетс  импульс и поступает на управл ющий вход коммутатора 13 и R-вход триггера 1АГ на выходе которого устанавливаетс  низкий уровень сигнала.

При наличии импульса на управл ющем входе коммутатора 13 код адреса вектора прерывани , сформированный на входах коммутатора 13, через ком- мутатор 13 по линии 16 поступает к процессору из состава системы обработки данных 1.

Импульс, сформированный на выходе первого элемента И 10, чере: элемент ИЛИ 15 по линии I6g поступает к ПРО7156

цег.сору из состава системы обработки данных 1.

Таким образом, при возникновении и по окончании несовпадени  информации пользовател  с эталонной информацией в процессор из состава системы обработки данных 1 выдаетс  соответствующий адрес вектора прерывани , при получении которого процессор из состава системы обработки данных 1 запрещает (при возникновении несовпадени  информации пользовател  с эталонной информацией) или разрешает (по окончании несовпадени  информации пользовател  с эталонной информацией) обращени  пользовател  к системе обработки данных 1.

Claims (1)

1. Формула изобретени 

   Устройство дл  защиты системы обработки данных от обращений посторонних пользователей, содержащее блок сопр жени  и посто нное запоминающее устройство, причем информа ционно-уп- равл ющий вход-выход блока сопр жени   вл етс  одноименным входом-вы8

   0

   5

   ходом устройства, отличающеес  тем, что, с целью повышени  надежности защиты при одновременном повышении производительности системы обработки данных, в него введены блок оперативной пам ти, блок управлени , блок сравнени , одновибратор и формирователь импульсов, причем информационно-управл ющий выход блока сопр жени  соединен с первым входом блока оперативной пам ти, второй вход которого соединен с первым выходом управлени  блока управлени  и адресным входом посто нного запоминающего устройства, второй выход управлени  блока управлени  соединен с входом разрешени  блока сравнени , первый и второй информационные входы которого соединены с выходами блока оперативной пам ти и посто нного запоминающего устройства соответственно, выход .блока сравнени  соединен с входом одновибратора, выход которого соединен с входом сигнала защиты блока сопр жени  и входом формировател  импульсов, выход которого соединен с входом управлени  блока сопр жени .