SU1562971A1

SU1562971A1 - Аналого-цифровой преобразователь

Info

Publication number: SU1562971A1
Application number: SU864072372A
Authority: SU
Inventors: Валерий Тимофеевич Басий
Original assignee: Предприятие П/Я Р-6149
Priority date: 1986-05-28
Filing date: 1986-05-28
Publication date: 1990-05-07

Abstract

Изобретение относитс к технике телевидени . В аналого-цифровой преобразователь, содержащий параллельный АЦП, цифровой сумматор, регистр, генератор тактовых импульсов, счетчик, ЦАП, аналоговый сумматор, блок выборки и хранени , введены делитель частоты, задатчик кода, источник напр жени смещени , регистр последовательного приближени . Это позвол ет сократить аппаратурную избыточность сверхбыстродействующих АЦП при повышении разр дности квантовани ТВ сигнала, упростить требовани к плотности упаковки и потребл емой мощности при создании СБИС кодека цифровой обработки ТВ сигнала. 2 з.п. ф-лы, 5 ил.

Description

Изобретение относитс к технике телевидени и может быть использовано в системах СБИС видеокодека цифровой обработки дл повышени разрешающей способности квантовани .

Цель изобретени - повышение разрешающей способности, быстродействи и упрощение устройства,

На фиг, I представлена структурна схема аналого-цифрового преобразовател ; на фиг. 2 и 3 - структурные схемы вариантов выполнени блока управлени ; на фиг, 4 и 5 - временные диаграммы, иллюстрирующие работу устройства по первому и второму вариантам соответственно (А - сигнал на выходе аналогового сумматора, Б - сигнал на выходе схемы выборки и хранени ).

Аналого-цифровой преобразователь (фиг, 1) содержит блок 1 выборки и хранени , источник 2 напр жени смещени , аналоговый сумматор 3, цифроаналоговый преобразователь (ЦА11) 4, параллельный аналого-цифровой преобразователь (АЦП) 5, вадатчик 6 кода, цифровой сумматор 7, блок 8 управлени , регистр 9.

Бл Ж 8 управлени (фиг, 2) содержит ieneparop 10 тактовых импульсов, счетчик 11, элемент ИЛИ 12, элемент И 13, элемент НЕ 14, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, делитель 16 частоты.

Блок 8 управлени (фиг. 3) содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 17, генератор 18 тактовых импульсов, формирователь 19 импульсов, регистр 20 последовательного приближени , элемент И 21 , Р-триггер 22.

Устройство (фш. 1, 2 и 4) работает следующим ofip.rsoM (работа дл нагл дности ишиоетрируегг дл случа увеличени pa ipoiiunoiueii способности на два ра рид,1) ,

Тегнчш ш.чпг.ип i и гнал дискретнзи- рурт (. в (шок г i ныПоркп и хранени

(Л

ел

о

ГС

;о

Ki

момент времени, соответствующие .импульсам (фиг, 46) с выхода делител / 16 частоты, до вида (фиг. 4а, сигнал В) и пбступает на вход аналогового сумматора 3, в котором к ним добавл ютс сигнал посто нного напр жени с выхода источника 2 напр жени смещени величиной .,, где U., - величина кванта, параллельного АЦП 5, . ft сигнал с выхода ЦАП 4, представл ющий ступенчато-нарастающее напр жение равное О, U2, 2U2 3U2 в тактах О, 1, 2, 3 соответственно. Сигнал на выходе аналогового сумматора 3 прини- мазт вид (фиг1, 4а, сигнал А), Интер- ва-i времени от такта 0 дй такта 3 вл етс циклам квантовани телевизионного сигнала, В тактах О, 1, 2, 3 по сигналу с выхода генератора 10 такто- J вых импульсов ЧФиг, 4г) производитс стробирование параллельного АЦП 5, m-разр дмый выходной код которого сов- местно с N-разр дным выходным кодом счетчика 11 поступают на цифровой cyM-j матор 7 который выполн ет операцию вычитани из первого кода второго и кода задатчика 6, соответствующего напр жению Uj., Операци вычитани кода задатчика 6 осуществл етс по цепи у заем младшего разр да цифрового сумматора 7, При этом эадатчик 6 кода вл етс источником логической едини- цы.

В результате вычитани на выходе cv siaTOpa 7 происходит повышение разр дности результата,

Например, , , Код с выхода АЦП 5 011111 в такте 0 и 100000 в тактах 1, 2, 3 (фиг, 4и) код со счетчи- 4 ка 00, 01, 10, 11 в тактах О, 1, 2, 3 (фиг. 4а) на выходе цифрового сумматора 7 получают в такте ОJ011111

„01.

01111011

в такте 1100000

10

такте 2

такте 3

01111101 100000 11

оТТТТТоо

100000 00

оТТТТооо

Истинное значение результата квантовани получаетс в такте 1 (фиг, 4и) в момент изменени состо ни младше- Q j .

Q 45

50

5э

го разр да АЦП 5 при нарастающем характере изменени выходного сигнала ЦАП 4..

Суть повышени разр дности в TOW, что последовательно увеличива значение выборки ступен ми на величину И j в каждом такте добиваютс изменени I кода младшего разр да АЦП 5, т.е. взвешивают известным числом ступеней Иг недостающее до целого числа |квантов значение выборки телевизионного сигнала.

Элементы НЕ 14, ИСКЛЮЧАЮЩЕЕ ИШ 15,. ИЛИ 12 и И 13 формируют строб, соответствующий истинному значению результата квантовани и записываемому это значение в регистр 9, при этом элемент НЕ 14 инвертирует и задерживает в результате ограниченного быстродействи сигнал с выхода младшего разр да АЦП 5 (фиг, 4д), На входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 таким образом существуют два противофазных задержанных один относительно другого сигнала. Что на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 будут формироватьс короткие импульсы (фиг, 4е) при изменении сиг- нала на выходе младшего разр да АЦП 5, В элементе ИЛИ 12 формируетс сигнал логической единицы в каждом так- те, кроме нулевого (фиг. 4ж), Совпаг- Дение выходных сигналов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и элемента ИЛИ 12 формирует на выходе элемента И 13 строб записи (фиг, 4э) в регистр 9.

Восстановление частоты изменени выходного кода АЦП (выравнивание по времени) может производитьс за счет вторичной перезаписи кода с выхода регистра 9 в дополнительный регистр, который дл этого должен быть включен на выходе регистра в момент времени дискретизации (фиг. 46) телевизионного сигнала,

Дл более четкой работы генератор 10 тактовых импульсов вырабатывает две последовательности тактовых импульсов, (фиг, 4в, г). Делитель 16 частоты пропускает каждый 1/2 N входной импульс, формиру цикл квантовани .

Аналого-цифровой преобразователь (фиг. 1, 3 и 5) работает следующим образом.

Телевизионный сигнал дискретизиру- етс в блоке 1 выборки и хранени в моменты времени, соответствующие импульсам (фиг. 56) с второго выхода

51562

формировател 19 импульсов. Аналоговый сумматор 3 добавл ет к значени м выборок телевизионного сигнала посто нное напр жение величиной U, и напр жение с выхода ДАЛ 4, представл ющее собой ступенчато-изме шющийс сигнал, равный

О в такте 0;

2Uj в такте j

3U 2 в такте 2, если не произошло изменение состо ни младшего разр да параллельного АЦП 5, или И , если было такое изменение.

Управл ющий код дл ЦАП 4 вырабаты вает регистр последовательного приближени 20 совместно с блоками 17, 18,

19,21 и 22 в соотзетствии с алгоритмом поразр дного уравновешивани ,

В результате, выходной сигнал аналогового сумматора 3 принимает вид (фиг, 5а, сигнал А). Интервал времени включающий такты 0, 1,2 вл етс и циклом квантовани телевизионного сигнала,

В тактах О, 1, 2 по сигналу - (фиг. 5г) с выхода генератора 18 тактовых импульсов производитс стро- бировазше параллельного АЦП 5, ш-раз- р дный выходной код которого совместно с N-разр дным выходным кодом РШ1 20 подаютс на цифровой сумматор 7,

Истинное значение результата квантовани получаетс всегда в одном и том же такте 2 и записываетс в регистр 9 по сигналу (фиг, 56) с второго выхода формировател 19 импульсов,

В конце цикла квантовани по сигналу (фиг, 56) с выхода формировател 19 импульсов происходит обнуление РГШ

20,В такте 0 по сигналу (фиг, 5е) с выхода формировател 19 импульсов происходит запись состо ни младшего разр да параллельно АЦП 5 в D-триггер 22

0

5

0

ход элемента И 21 проходит импульс (фиг. 5к), в результате чего в РГШ 20 происходит обнуление триггера старшего разр да. При противоположном состо нии выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 этого обнулени не происходит.

Кроме того, по сигналу (фиг, 5д) с выхода формировател 19 импульсов происходит установка в 1 триггера младшего разр да РПП 20. Сформированный таким образом код разр дностью N с Р1Ш 20 поступает на цифровой сумматор 7,

Формирователь 19 импульсов полностью описываетс диаграммой состо ний входов и выходов (фиг, 5в, ч, б, г, д). Формирователь 19 импульсов нар ду с формированием сигналов, необходимых дл работы РПП 20, формирует сигнал (фиг, 5е) записи в D-триг- гер 22,

Claims

Формула изобретени

1, Аналого-цифровой преобразователь , содержащий аналоговый сумматор, первый вход которого соединен с выходом цифроаналогового преобразовате- 0 л , а выход подключен к информационному входу параллельного аналого-цифрового преобразовател , управл ющий - вход которого подключен к первому выходу блока управлени , а цифровые выходы - к первым входам цифрового сумматора , выход которого соединен с информационным входом регистра, управл ющий вход которого подключен к второму выходу блока управлени , выход вл етс выходной шиной, а группа выходов блока управлени подключена к соответствующим входам цифроаналого- вого преобразовател , отлич а ю щ и и с тем, что, с целью повыше

и по сигналу (фиг, 5д) с выхода форми 45 нн разрешающей способности, быстро- ровател 19 импульсов происходит уста- действи и упрощени преобразовател , новка в состо ние i триггера старшего разр да РПП 20,

В такте 1 выходной сигнал D-тригге- ра 22 (фиг, 5и) и выходной сигнал мпад50 вторым входом аналогового сумматора,

в него введен блок выборки и хранени , задатчик кода, источник напр жени смещени , выход которого соединен с

шего раз р да, параллельно го АЦП 5, анализируютс элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 17, выходной сигнал (фиг, 5к) которого равен логической единице, если произошло изменение младшего разр да параллельно АЦП 5 относительно его состо ни в такте 0, Далее, если сигнал с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 равен логической единице, то на вынн разрешающей способности, быстро- действи и упрощени преобразовател ,

вторым входом аналогового сумматора,

в него введен блок выборки и хранени , задатчик кода, источник напр жени смещени , выход которого соединен с

третии вход которого соединен с выходом блока выборки и хранени , информационный вход которого вл етс входной шиной, а управл ющий вход подключен к третьему выходу блока управлени , вход которого соединен с выходом младшего разр да параллельного аналого-цифрового преобразовател , при этом второй вход цифрового

115

сумматора подключен к выходу задатчи- ка кода, а третьи входы - к соответствующим выходам группы блока управлени ,
2.Преобразователь по п. 1, о т - лИч ающийс тем, что блок управлени выполнен на генераторе тактовых импульсов, счетчике, делителе частоты, элементах И„ ИЛИ, НЕ, ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого объединен с входом элемента НЕ и вл етс входом блока, выход элемента

НЕ соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому входу элемента И, выход которого вл етс вторым выходом блока, а второй вход через элемент ИЛИ соединен с соответствующими выходами счетчика и вл етс группой входов блока, вход счетчика объединен с входом делител частоты и подключен к первому выходу генератора тактовых HMtryvnbcoB, второй выход которого вл етс первым выходом блока, а выход делител частоты вл етс третьим выходом блока,

3,Преобразователь по п, 1, о т - лич ающийс тем, что блок уп

ОЭД/

8

равлени выполнен на генераторе тактовых импульсов, формирователе импульсов , регистре последовательного приближени , D-трИггере, элементах И, ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход последнего из которых объединен с D-входом D-триггера и вл етс входом блэка, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом D-триггера, а выход подключен к первому входу элемента И, второй вход которого объединен с первым входом формировател импульсов и подключен к первому выходу генератора тактовых импульсов, второй выход которого вл етс первым выходом блока и подключен к второму входу формировател импульсов, первый выход которого вл етс вторым и третьим выходами блока и подключен к входу запуска регистра последовательного приближени , тактовый вход которого соединен с вторым выходом формировател импульсов, третий выход которого подключен к С-входу D-триггера, информационный вход регистра последовательного приближений соединён с выходом элемента И, а выходы вл ютс группой выходов блока.

XSHHtj/S Xty

Фиг. з

1562971

JL