SU1552348A1

SU1552348A1 - Цифровой частотный детектор

Info

Publication number: SU1552348A1
Application number: SU884374851A
Authority: SU
Inventors: Алик Иванович Пак
Original assignee: Предприятие П/Я М-5985
Priority date: 1988-02-08
Filing date: 1988-02-08
Publication date: 1990-03-23

Abstract

Изобретение относитс к радиотехнике. Цель изобретени - расширение функциональных возможностей детектора. Цифровой частотный детектор содержит тактовый генератор 1, делители 2 и 3 с переменным коэф. делени , эл-ты И 4 и 5 и триггеры 6 - 11. Цель достигаетс путем обеспечени регулировани полосы выдел емых частот. При этом изменение частотного диапазона детектора достигаетс изменением цифровых кодов К 1 и К 2, определ ющих соответственно установку делителей 2 и 3 на желаемые коэф. делени . Код К 1 определ ет верхнюю граничную частоту, выдел емую детектором, а код К 2 - нижнюю. Дополнительное изменение частотного диапазона достигаетс изменением частоты генератора 1. 2 ил.

Description

ел ел

N3

со

Јь

00

физ.1

Изобретение относитс к радиотехнике и может быть использовано н системах св зи с частотной н двухчастот- ной модул цией.

Цель изобретени - расширение функциональных возможностей путем регулировани полосы надел емых частот.

На фиг.1 показана структурна электрическа схема цифрового частотного детектора; на Лиг.2 - временные диаграммы работы цифрового частотного детектора (случай соответстви периода входного сигнала заданному временному интервалу).

Цифровой частотный детектор содержит тактовый генератор 1 , первый 2 и второй 3 делители с переменным коэффициентом делени , первый 4 и второй

5элементы И, первый 6, второй 7, третий 8, четвертый 9, п тый 10 и тестой 11 триггеры, второй 12 и третий 13 входы цифрового частотного детектора , вход 14 логической единицы цифрового частотного детектора.

Цифровой частотный детектор работает следующим образом.

На входы 12 и 13 подаютс соответственно цифровые коды К 1 и К 2, определ ющие соответственно установку делителей 2 и 3 на желаемые коэффициенты делени . На D-вход 14 триггера

6подаетс логическа 1.

Входной частотно-манилу ированный сигнал поступает на С-вход триггера 6 (фиг.2б). По переднему фронту этих импульсов на выходе триггера 6 по вл етс логическа 1, котора подаетс на D-вход триггера 7 (фиг.2п) . По переднему фронту первого тактового импульса, подаваемого с тактового генератора 1 (фиг.2а) на С-вход триггера 7, на его выходе по вл етс логическа 1 (фиг.2г), котора по R- входу обнул ет триггер 6 (сЬиг.2в). На D-входе триггера 7 устанавливаетс логический О, который по переднему фронту второго тактового импульса по вл етс на его выходе (Фиг.2г).

Таким образом, на выходе триггера 7 по переднему фронту входных импульсов формируетс короткий импульс, длительность которого равна периоду следовани импульсов тактового гене - ратора 1. Этот импульс с задержкой на один период следовани импульсов так- топого генератора 1 по вл етс и на выходе триггера 8 (фиг.2д).

5

0

5

0

5

0

5

0

5

Импульсом с выхода триггера 7 производитс установка делителей 2 и 3 в соответствии с кодами К 1 и К 2. Импульсом с выхода триггера 8 по R- входам сбрасываютс триггеры 10 и 11, при этом на инверсном выходе триггера 10 по вл етс логическа 1 (фиг.2ж), котора разрешает проход импульсов тактового генератора 1 через элемент 4 на счетный вход делител 2 (фиг.2з). По спаду К 1-го импульса на выходе делител 2 по вл етс импульс переполнени (фиг.2е) , который устанавливает триггер 10 по S-входу в состо ние логической 1, котора по первому входу элемента И 5 разрешает прохождение импульсов тактового генератора 1 на счетный вход делител 3 (сЬиг.2и) . Логический О с инверсного выхода триггера 10 блокирует счетный вход делител 2 (Лиг.2з). На D- входе триггера 9 по вл етс логическа 1, котора сигнализирует о на- .чале рабочей зоны цифрового частотного детектора. Если, начина с этого момента, на входе цифрового частотного детектора по вл етс передний фронт следующего входного импульса, то по переднему фронту импульса,сформированному на выходе триггера 7 (фиг.2г), на выходе триггера 9 (который вл етс выходом пиброкого частотного детектора) по вл етс логическа 1 (фиг.2к), свидетельствующа о присутствии на первом входе цифрового частотного детектора ввде- л емой частоты. Этим же импульсом производитс начальна установка делителей 2 и 3 по их информационным D-входам в соответствии с кодами К 1 и К 2. Задержанным импульсом с выхода триггера 8 обнул ютс по CBOIW R-BXO- дам триггеры 10 и 11 и начинаетс новый цикл измерени .

Если период входной частоты больше периода минимальной частоты полосы пропускани цифроього частотного детектора (на фиг.2 не показано), то с приходом К 2-го импульса на счетный вход делител 3 на его выходе по вл етс импульс переполнени , который устанавливает триггер 11 в единичное состо ние. При этом блокируетс счет делител 3 через третий вход элемента И 5 и обнул етс триггер 9. На выходе цифрового частотного детектора по вл етс логический О.

Если период входной частоты меньше периода максимальной частоты поло-1 сы пропускани детектора (фиг.2, не показано), то делитель 2 не успеет переполнитьс (нет импульса переполнени на его выходе), а следовательно , в триггер 9 прописываетс логический О, по вл ющийс и на выходе цифрового частотного детектора. Минимальный и максимальный периоды входных частот, выдел емых цифровым частотным детектором, соответственно равны

где

LMWH

г

L макс

ТО ТО (К 1 ТО (К 1

ь О;

+ К 2

О,

К 1 К 2 период следовани импульсов тактового генератора 1; число импульсов, соответствующее коэффициенту делени делител 2;

число импульсов, соответствующее коэффициенту делени делител 3.

Изменение частотного диапазона цифрового частотного детектора достигаетс изменением цифрового кода К 1 и К 2. Цифровой код К I определ ет верхнюю граничную частоту, выдел емую цифровым частотным детектором, а код К 2 определ ет нижнюю граничную частоту . Дополнительно изменение частотного диапазона можно достичь изменением частоты тактового генератора 1 .

Claims

Формула изобретени

Цифровой частотный детектор, содержащий первый триггер и тактовый генератор, выход которого подключен к первому входу первого элемента И, выход которого подключен к счетному входу первого делител с переменным коэффициентом делени , о т л и

1

10

15

20

25

30

35

40

45

6

чающийс тем, что, с целью расширени функциональных возможное тей путем обеспечени регулировки полосы выдел емых частот, в него введены второй, третий, четвертый, п тый и шестой триггеры, второй элемент И и второй делитель с переменным коэффициентом делени , счетный вход которого подключен к выходу второго элемента И, первый вход которого подключен к D-входу четвертого триггера и пр мому выходу п того триггера, инверсный выход которого подключен к второму входу первого элемента И, второй вход второго элемента И подключен к С-вхпдам второго и третьего триггеров и выходу тактового генератора, С-вход первого триггера вл етс первым входом цифрового частотного детектора , пр мой выход первого триггера подключен к D-входу второго триггера , пр мой выход которого подключен к D-входу третьего триггера, R-входу первого триггера и С-входу четвертого триггера и входам установки первого и второго делителей с переменным коэффициентом делени , информационные входы которых вл ютс соответственно вторым и третьим входами цифрового частотного детектора, выходом которого вл етс пр мой выход четвертого триггера, выходы переноса первого и второго делителей с переменным коэффициентом делени подключен к S-вхо- дам соответственно п того и шестого триггеров, R-входы которых подключены к пр мому выходу третьего триггера , пр мой и инверсный выходы тесто- го триггера подключены соответственно к R-входу четвертого триггера и третьему входу второго элемента И, D-вход первого триггера вл етс входом логической единицы цифрового частотного детектора.

фие.2