SU1501264A1 - Делитель частоты с переменным коэффициентом делени - Google Patents

Делитель частоты с переменным коэффициентом делени Download PDF

Info

Publication number
SU1501264A1
SU1501264A1 SU884370362A SU4370362A SU1501264A1 SU 1501264 A1 SU1501264 A1 SU 1501264A1 SU 884370362 A SU884370362 A SU 884370362A SU 4370362 A SU4370362 A SU 4370362A SU 1501264 A1 SU1501264 A1 SU 1501264A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
frequency divider
frequency
Prior art date
Application number
SU884370362A
Other languages
English (en)
Inventor
Геннадий Сергеевич Афонин
Юрий Владимирович Ашмаров
Владимир Сергеевич Коробков
Original Assignee
Предприятие П/Я Ю-9270
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Ю-9270 filed Critical Предприятие П/Я Ю-9270
Priority to SU884370362A priority Critical patent/SU1501264A1/ru
Application granted granted Critical
Publication of SU1501264A1 publication Critical patent/SU1501264A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсой технике и может быть использовано, в частности, в радиотехнике дл  получени  сетки частот или задержанных импульсов. Цель - повышение быстродействи  при одновременном расширении функциональных возможностей делител  частоты за счет обеспечени  возможности получени  дополнительных коэффициентов делени  1,5, и 2-достигаетс  тем, что триггер 4 выполнен счетным, С - вход его соединен с R - входом триггера 6 и выходом переноса счетчика 1 импульсов, D - вход которого соединен с входом разрешени  работы делител  частоты. При одной и той же входной частоте на выходе делител  частоты можно получени  сетку частот с двум  дополнительными частотами и максимальной частотой в 2,5/1,5 раза выше, что соответствует увеличению быстродействи  в 1,66 раза. 2 ил.

Description

ю
05
Изобретение отиос:итс  к HMnyjTiiC- ном технике и можот fu.rri. использонли в устройстпах аитоматики, нычисли- тельной и измерител1 ной техники, л также радиотехнике дл  получени  сетки частот и  задержанных импульсов .
Цель изобретени  - повышение быстродействи  при одновременном рас ширении функциональных возможностей за счет обеспечени  возможности получени  дополнительных коэффициентов делени  1, 5 и 2.
На фиг.1 приведена электрическа  функциональна  схема делител  частот следовани  импульсов с переменным коэффициентом делени  (ДПКД) j на фиг.2 временные диаграммы, по сн юа1ие его работу.
ДПКД содержит счетчик 1 импульсов счетный вход которого соединен с выходом элемента 2 ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с входной шиной 3, второй - с выходом первого триггера 4, выполненного в виде счетного триггера, R-вход которого соединен с младшим разр дом шины 5 кода коэффициента делени , остальные разр ды которой соединены с инфор- мационными входами счетчика 1 импульсов , вход предварительной установки которого соединен с выходом второго триггера 6 D-типа, С-вход которого соединен с выходом элемен- та 2 ИСКЛМЧАИЦЕЕ ИЛИ, R-вход - с С-входом первого триггера 4 и выходо переноса счетчика 1 импульсов, D- вход - с входом 7 разрешени  работы устройства,
Делитель частоты с переменным коэффициентом делени  работает следующим образом.
Пусть в исходном состо нии счетчик 1 импульсов установлен в состо - ние, соответствующее коду на его информационных входах, например 3 (фиг.2а), триггер 4 - в нулевое, а триггер 6 - в единичное. На R-входе триггера 4 имеетс  уровень, разре- шающий его работу, на D-входе триггера 6 - уровень 1. Импульсы, поступающие на шину 3 (фиг.26) через элемент 2, который работает как повторитель (фиг.2в), проход т на счет- ный вход счетчика 1 импульсов. При поступлении импульса, соответствующего установленному коду, счетчик 1 импульсов устанавливаетс  в нуль,
5
0
5 0
0 5 0
5 Q
а н мимент спада этого импульса на выходе псроноса счетчика 1 импульсов п(1 нл етс  ИИПУЛ1.С (фиг.2г), которьп переключает триггер Д н единичное состо ние, а триггер 6 - Е нулевое. Сигналом с выход  триггера 6 (фиг.2д) в счетчик 1 импульсов заноситс  код с шины 5. Г1(1сле этого уровень на выходе переноса счетчика 1 импульсов измен етс  на единичньпЧ (фиг.2г), разреша  переключение триггера 6 в единичное состо ние по входу С, Так как на второй вход элемента 2 поступает теперь противоположньй первоначальному уровень (фиг.2е), то он будет работать как инвертор (фиг,2в). По заднему фронту импульса с выхода элемента 2 триггер 6 установитс  н единичное состо ние, тем самым на его выходе установитс  уровень, разрешающий работу счетчика 1 импульсов (с вновь установленного кода). Процесс работы повторитс  с той лишь разницей, что счетчик 1 импульсов срабатывает теперь по заднему фронту входных импульсов, а триггер 6 по переднему.
Таким образом, при разрешающем уровне на R-входе триггера 4 частота следовани  импульсов на выходе устройства определ етс  по формуле
F1 F/(N -ь 0,5),
где F - частота следовани  импульсов
на входе устройства, N - код на информационных входах счетчика 1 импульсов.
Если на младший разр д шины 5 поступает уровень, запрещающий по R-входу работу триггера 4, то на второй вход элемента 2 поступает посто нный уровень и он не измен ет фазу входных импульсов. .
Таким образом, при запрещающем уровне на R-входе триггера 4 частота следовани  импульсов на выходе устройства определ етс  по формуле F1 F/(N -(-1).
Если на выходе 7 разрешени  работы устройства присутствует сигнал О, на выходе устройства присутствует посто нный уровень сигнала, так как триггер 6 уровнем О с выхода запрещает по входу предварительной установки работу счетчика 1 импульсов.
Таким образом, при одной и той же входной частоте на выходе предлагаемого устройства можно iu.riy4HTTi сег ку ч сТот с двум  nonojiHUTejii.iiF.iMii ч г- тотами и максимальной частото }t 2,5/1,5 раза вьппе, чем у прототипа, что соответствует увеличению быстро- лействи  в 1,66 раза.

Claims (1)

  1. Формула изобретени 
    Делитель частоты с переменным коэффициентом лелени , содержащий счетчик импульсов, счетный вход которого соединен с выходом элемента ИСКЛК ЧЛК)- ЩЕЕ ИЛИ, первый вход которого соединен с входной шиной, второй - с выходом первого триггера, R-вход которого соединен с младшим разр дом шины кода коэффициента делени ,
    0
    5 0
    остлльньгр рпзр л1 | которой соединены с информационными входами счетчика импульсов, вход предварительной установки которого сс)е.цинен с выходом второго триггера D-типа, С-вход которого соединен с выходом элемента ИСКЛЮЧАЛ)1ЦЕК ИЛИ, отличающийс  тем, что, с целью повышени  быстродействи  при одновременном расширении функциональных возможностей за счет обеспечени  возможности получени  коэффициентов делени  1,5 и 2, первый триггер выполнен в виде счетного триггера, С-вход которого соединен с R-входом второго триггера и выходом переноса счетчика и тульсов, Г)-вход второго триггера соединен с входом разрешени  ра- делител  частоты.
    lЛJ LJгЛJlJ-LГLГLП ПJ
    TJnjnjiajiJTjnaji ri rTL
    v
    Г
    и
    у
    и
    ъг
    Q
    (риэ. 2
    и
    ъг
SU884370362A 1988-01-25 1988-01-25 Делитель частоты с переменным коэффициентом делени SU1501264A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884370362A SU1501264A1 (ru) 1988-01-25 1988-01-25 Делитель частоты с переменным коэффициентом делени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884370362A SU1501264A1 (ru) 1988-01-25 1988-01-25 Делитель частоты с переменным коэффициентом делени

Publications (1)

Publication Number Publication Date
SU1501264A1 true SU1501264A1 (ru) 1989-08-15

Family

ID=21352389

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884370362A SU1501264A1 (ru) 1988-01-25 1988-01-25 Делитель частоты с переменным коэффициентом делени

Country Status (1)

Country Link
SU (1) SU1501264A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1265998, кл. Н 03 К 23/66,07.03.85, Авторское свидетельство СССР № 1269255, кл. Н 03 К 23/00,22.05.85. *

Similar Documents

Publication Publication Date Title
KR890017866A (ko) 필터회로
SU1501264A1 (ru) Делитель частоты с переменным коэффициентом делени
US3629715A (en) Digital phase synthesizer
US3971994A (en) Frequency comparison circuit
US3235796A (en) Free running multi-stable state circuit for time interval measurement
US3688202A (en) Signal comparator system
US4001726A (en) High accuracy sweep oscillator system
US3340387A (en) Integrating device
US3885138A (en) Ultra linear frequency sweep generator
SU1265998A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
US3210565A (en) Frequency comparator
SU1601736A1 (ru) Цифровой генератор качающейс частоты
SU580647A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1385262A1 (ru) Цифровой управл емый фазовращатель
SU1076841A1 (ru) Преобразователь фаза-напр жение
SU1522396A1 (ru) Управл емый делитель частоты
SU594464A1 (ru) Цифровой фазометр
SU725238A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1525880A1 (ru) Устройство формировани сигналов
SU1368983A1 (ru) Синхронный делитель частоты на 14
SU1385230A1 (ru) Умножитель частоты
SU718802A1 (ru) Фазовый калибратор
SU1211876A1 (ru) Управл емый делитель частоты
SU1363457A1 (ru) Синтезатор частот
SU1385293A1 (ru) Синтезатор частот