SU1547611A1 - Способ формирования многоуровневых межсоединений больших интегральных схем - Google Patents
Способ формирования многоуровневых межсоединений больших интегральных схемInfo
- Publication number
- SU1547611A1 SU1547611A1 SU4455806/25A SU4455806A SU1547611A1 SU 1547611 A1 SU1547611 A1 SU 1547611A1 SU 4455806/25 A SU4455806/25 A SU 4455806/25A SU 4455806 A SU4455806 A SU 4455806A SU 1547611 A1 SU1547611 A1 SU 1547611A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- layer
- mcm
- titan
- wolfram
- thickness
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение относится к микроэлектронике и может быть использовано в технологии изготовления больших интегральных схем. Цель изобретения - повышение качества и надежности многоуровневых межсоединений. После формирования омических и выпрямляющих контактов к активным областям на основе силицила платины наносят слой титана-вольфрама толщиной 0,2 мкм и алюминия, легированного кремнием, толщиной 0,45 мкм. Формируют рисунок межсоединений по первому уровню металлизации. Далее наносят межслойный диэлектрик, состоящий из 0,3 мкм плазмохимического оксида кремния и 0,4 мкм пиролитического фосфорно-силикатного стекла (ФСС). В слое межуровневого диэлектрика вскрывают окна и проводят обработку поверхности ионно-химическим травлением в тетрафторметане CF. Напыляют пленку титана-вольфрама толщиной 0,15 мкм с удельным сопротивлением 65 мкОм • см магнетронным распылением на установке "Оратория 5" при давлении аргона 8 • 10 Торр. Затем, не разгерметизируя вакуумную систему, напыляют слой алюминия, легированного кремнием (1%) толщиной 0,85 мкм. После фотолитографии, травлении алюминия и удаления фоторезиста, проводят ионно-химическое травление слоя титан-вольфрам в гексафториде серы, недотравленный слой титан-вольфрам удаляют в разбавленном растворе перекиси водорода (1:1) при 40С в течение 1 мин. 5 з. п. ф-лы.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4455806/25A SU1547611A1 (ru) | 1988-07-06 | 1988-07-06 | Способ формирования многоуровневых межсоединений больших интегральных схем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU4455806/25A SU1547611A1 (ru) | 1988-07-06 | 1988-07-06 | Способ формирования многоуровневых межсоединений больших интегральных схем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1547611A1 true SU1547611A1 (ru) | 1996-01-20 |
Family
ID=60528982
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU4455806/25A SU1547611A1 (ru) | 1988-07-06 | 1988-07-06 | Способ формирования многоуровневых межсоединений больших интегральных схем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1547611A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2550586C1 (ru) * | 2013-10-08 | 2015-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Способ изготовления контактно-барьерной металлизации |
-
1988
- 1988-07-06 SU SU4455806/25A patent/SU1547611A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2550586C1 (ru) * | 2013-10-08 | 2015-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Способ изготовления контактно-барьерной металлизации |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5766977A (en) | Method for producing semiconductor device | |
FR2578272B1 (fr) | Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres. | |
JPS60138918A (ja) | 半導体装置の製造方法 | |
JP2010109950A (ja) | 圧電デバイスの製造方法 | |
EP0134938A2 (en) | Dry process for forming metal patterns on a surface | |
SU1547611A1 (ru) | Способ формирования многоуровневых межсоединений больших интегральных схем | |
ATE46791T1 (de) | Verfahren zum selektiven auffuellen von in isolationsschichten geaetzten kontaktloechern mit metallisch leitenden materialien bei der herstellung von hoechstintegrierten halbleiterschaltungen sowie eine vorrichtung zur durchfuehrung des verfahrens. | |
JPH0729846A (ja) | 半導体装置の電極形成方法 | |
JP2837423B2 (ja) | 半導体基板の前処理方法 | |
Magerlein et al. | Low defect density insulating films deposited on room temperature substrates | |
JP2523558B2 (ja) | 処理方法 | |
JPS63119527A (ja) | 半導体装置の製造方法 | |
JPS5543847A (en) | Forming method of multilayer interconnection | |
JPS5559718A (en) | Producing method of semiconductor unit | |
RU2198451C2 (ru) | Способ диэлектрической изоляции элементов интегральных схем | |
JPS57162460A (en) | Manufacture of semiconductor device | |
JPS5443466A (en) | Electrode formation method for semiconductor device | |
JPS59178732A (ja) | 半導体装置の製造方法 | |
JPH01239931A (ja) | 炭素膜の形成された電子装置の作製方法 | |
JPS57138159A (en) | Formation of thin film | |
JPH0114701B2 (ru) | ||
JPS5773941A (en) | Manufacture of semiconductor device | |
JPS5792849A (en) | Manufacture of semiconductor device | |
JPS54103674A (en) | Production of semiconductor device | |
JPH0719773B2 (ja) | 表面処理方法およびその装置 |