SU1547069A1 - Цифроаналоговый преобразователь - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  многоразр дных цифроаналоговых преобразователей и аналого-цифровых преобразователей. Цель изобретени  - повышение точности преобразовани . Цифроаналоговый преобразователь содержит тактовый генератор 1, M - разр дный двоичный счетчик 2, (N + M) - разр дный сумматор 3, блок 4 из N переключателей и N - разр дную резистивную матрицу 5. Положительный эффект достигнут за счет введени  тактового генератора 1, счетчика 2 и сумматора 3 и обеспечени  широтно-импульсной модул ции при преобразовани  M младших разр дов кода.

Description

(21)bW72bl/2k-2b

(22)2.06.88

(46) 28.02.90, Бюл. № 8 (72) Д.Г.Исаев и В.Л.Коган (53) 681.325 (088.8)

(56)Гнатек Ю.Р. Справочник по цифро- аналоговым и аналого-цифровым преобразовател м . М.: Радио и св зь, 1982.

Шило В.Л. Линейные интегральные схемы. М.: Советское радио, 1979 с. 33, рис. 8. 18 а.

( ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

(57)Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  многоразр дных цифроаналоговых и аналого-цифровых преобразователей. Цель изобретени  - повышение точности преобразовани . Цифроаналоговый преобразователь содержит тактовый генератор 1, m-разр дный двоичный счетчик 2, (п+т)-разр дный сумматор 3, блок 4 из п переключателей и п-разр дную резистивную матрицу 5. Положительный эффект достигнут за счет введени  тактовопо генератора 1, счетчика 2 и сумматора 3 и обеспечени  широтно- импульсной модул ции при преобразовании m младших разр дов кода.

3

IB

Выход

СЛ Јь Ч

Од СО

О

КодСп+т)

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  многоразр дных цифроаналоговых и аналоге цифровых преобразователей.

Цель изобретени  - повышение точности преобразовани .

На чертеже представлена функциональна  схема цифроаналогового преоб разовател .

Цифроаналоговый преобразователь содержит- тактовый генератор 1, т-раз р дный двоичный счетчик 2, (п+га)- разр дный сумматор 3, блок А из n переключателей и n-разр дную резис- тивную матрицу 5.

Цифроаналоговый преобразователь работает следующим образом.

На входую шину поступает (n+m)- разр дный код. Если значени  младших разр дов равны нулю, то при изменении п старших разр дов выходной аналоговый сигнал измен етс  дискретно и пропорционально значени м .старших разр дов преобразуемого кода

При значени х младших разр дов, отличных от нул , монотонно возрастающий код на выходе т-разр дного двоичного счетчика 2 суммирует- с  со значени ми ш младших разр дов iпреобразуемого кода. Скорость изме- | нени  кода на выходе счетчика 2 определ етс  частотой следовани  тактовых импульсов генератора 1. При этом в каждом цикле нарастани  кода на выходе счетчика 2 возникает импульс переноса с ш-го разр да в (т+1)-й разр д (n+m)-разр дного сумматора 3, длительность которого равна произ- ведению периода повторени  тактовых импульсов генератора 1 на значени  m младших разр дов преобразуемого кода. За врем  этого импульса к содержимому п старших разр дов преоб- разуемого кода добавл етс  единица, вызыва  соответствующее изменение Состо ни  переключателей Ь. На выходе n-разр дной резистивной матрицы 5 уровень сигнала, пропорциональ- ный п старшим разр дам преобразуемого кода, периодически увеличиваетс  на величину младшего из п старших разр дов. Врем , за которое происходит это увеличение, есть длительност импульсов переноса, определенных выше. Среднее значение напр жени  на выходе n-разр дной резистивной матрицы 5пропорционально (п+ш)-раз- р дному преобразуемому коду. Максимальное значение преобразуемого кода NWO(KC рёвно 2т().

Таким образом, увеличение разр дности цифроаналогового преобразовател  предлагаемым путем повышает точность преобразовани  и не приводит к по влению немонотонности характеристики преобразовани , так как в данном случае осуществл етс  деление на 2т равных частей каждой ступени изменени  выходного напр жени .

Claims (1)

1. Формула изобретени 

   Цифроаналоговый преобразователь, содержащий блок из п переключателей, первые выходы которых  вл ютс  шиной нулевого потенциала, вторые выходы соединены с соответствующими входами n-разр дной резистивной матрицы, выход которой  вл етс  выходной шино информационный вход блока из п переключателей  вл етс  входной шиной опорного напр жени , о т л и ч а ю- щ и и с   тем, что, с целью повышени  точности преобразовани , в него введены m-разр дный двоичный счетчик ( n+m)-разр дный сумматор и тактовый генератор, выход которого подключен к входу m-разр дного двоичного счетчика , выходы которого соединены с соответствующими ш входами младших разр дов первых входов (n+m)-разр дного сумматора, входы п-старших разр дов первых входов которого соедине с„шиной нулевого потенциала, вторые входы  вл ютс  входной шиной (n+m)- разр дного преобразуемого кода, а выходы п старших разр дов подключены к соответствующим управл ющим входам блока из п переключателей.