SU1539841A1 - Регистр сдвига - Google Patents
Регистр сдвига Download PDFInfo
- Publication number
- SU1539841A1 SU1539841A1 SU884412846A SU4412846A SU1539841A1 SU 1539841 A1 SU1539841 A1 SU 1539841A1 SU 884412846 A SU884412846 A SU 884412846A SU 4412846 A SU4412846 A SU 4412846A SU 1539841 A1 SU1539841 A1 SU 1539841A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- cell
- output
- register
- memory cell
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении регистров сдвига. Цель изобретени - снижение потребл емой мощности и упрощение регистра. Поставленна цель достигаетс тем, что в каждой чейке 1 пам ти регистра содержитс накопительный конденсатор 5, а в формирователе 6 тактовых импульсов - элемент ИЛИ-НЕ 7 с соответствующими св з ми. Элемент ИЛИ-НЕ 7 обеспечивает формирование тактового сигнала на нечетные чейки 1 пам ти регистра без использовани триггера и элементов задержки. Возможность возникновени сбо при этом исключаетс конденсаторами 5, которые не допускают переключени чейки 1 пам ти регистра, пока тактовый сигнал не достигнет определенного уровн . 1 ил.
Description
iQjffl4
Изобретение относитс к вычислительной технике и может быть использовано при построении регистров сдви- га.
Цель изобретени - снижение потребл емой МОЕПЮСТИ и упрощение регистра сдвига.
i На чертеже изображена функциональна схема регистра сдвига.
Регистр сдвига содержит чейки 1 пам ти, кажда из которых состоит из элемента И 2, элемента ИЛИ на диодах 3, 4 и накопительного конденсатора 5, формирователь 6 тактовых импульсов, состо щий из элемента ИЛИ-НЕ 7, инвертора 8 и элемента И 9. Вход чейки 1 пам ти имеют входы 10 и выходы 11, формирователь 6 тактовых импульсов имеет вход 12 сброса, тактовый вход 13 и выходы 14 и 15.
В чейке 1 пам ти элемент ИЛИ может быть выполнен на диодах 3 и 4, причем аноды диодов 3 и 4 вл ютс входами элемента ИЛИ, а объединенные катоды - выходом элемента ИЛИ. Такое выполнение элемента ИЛИ позвол ет уменьшить емкость конденсатора 5 при практической реализации устройства, однако в случае применени микросхемы, например, серии К155, у которой отсутствие потенциала на входе эквивалентно наличию на нем 1, необходимо включение резистора 16 между входом элемента И и шиной нулевого потенциала. Если в чейке 1 пам ти использовать обычный логический элемент ИЛИ, то надобность в резисторе 16 отпадает, но в этом случае емкость конденсатора 5 возрастает, так как при наличии О на выходе элемента ИЛИ конденсатор 5 разр жаетс через выход этого элемента значительно быстрее . Одновременно увеличиваетс ток потребл емый чейкой 1 пам ти.
Регистр сдвига работает следующим образом.
В исходном состо нии на выходах всех чеек 1 - О, на входах 12 и 13, выходах элементов 8, 9 и на выхо- де 15 - О, на выходе элемента ИЛИ- НЕ 7 и выходе 14 -. 1.
При подаче 1 на вход 10 первой чейки 1 пам ти конденсатор 5 начинает зар жатьс . Как только напр жение на нем достигнет уровн 1, на выходе элемента И 2 формируетс высокий уровень напр жени , которое поступает на выход 11 этой чейки 1, на вход
JQ
(5 20
25 ,39 Q , 45
-«
,
35
10 второй чейки 1 и через диод 3 на вход элемент И 2 первой чейки 1. При этом конденсатор 5 первой чейки 1 разр жаетс , а конденсатор 5 второй чейки 1 зар жаетс . Так как на объединенных входах элементов И 2 четных чеек 1 пам ти - О, то втора чейка 1 не возбуждаетс .
При подаче па тактовый вход 13 высокого уровн напр жени на выходе элемента ИЛИ-НЕ 7 и на выходе 14 формируетс О, нечетные чейки 1 пам ти обнул ютс , на выходе инвертора 8 и на выходе элемента И 9 по вл етс 1, котора поступает на третий вход элемента ИЛИ-НЕ 7 и на вторые входы элементов И 2 четных чеек 1 пам ти. Так как на первом входе элемента И 2 второй чейки 1 уровень 1 поддерживаетс за счет энергии зар женного конденсатора 5 этой чейки 1, то на ее выходе формируетс высокий уровень напр жени , которое через диод 3 поступает на первый вход элемента И 2 этой чейки и на анод диода 4 последующей (третьей) чейки 1. Втора чейка 1 блокируетс , конденсатор 5 этой чейки 1 разр жаетс , а конденсатор 5 последующей чейки 1 зар жаетс .
При сн тии сигнала с тактового входа 13 на выходе элемента И 9 и на объединенных входах элементов И 2 четных чеек 1 формируетс О, втора чейка 1 обнул етс . Затем на выходе элемента ИЛИ-НЕ 7 и на вторых входах элементов И 2 нечетных чеек пам ти формируетс 1. Треть чейка 1 пам ти возбуждаетс согласно описанному выше. Если на вход 12 сброса подать 1, а на входе 13 при этом оставить сигнал О, то произойдет обнуление всех чеек 1 регистра сдвига.
Отметим, что если необходимо производить запись числа в регистр сдвига параллельным кодом, то это можно осуществить через третьи входы (не показаны) элементов ИЛИ чеек 1.
Claims (1)
- Формула изобретениРегистр сдвига, содержащий формирователь тактовых импульсов, состо щий из элемента И и инвертора, выход которого соединен с первым входом элемента И, чейки пам ти, кажда из которых состоит из элемента И и эле515398416мента ИЛИ, выход которого соединен сщ и и с тем, что, с целью снижени первым входом элемента И чейки, вы-потребл емой мощности и упрощени ре- ход которого соединен с первым входомгистра, в каждую чейку пам ти введен элемента ИЛИ, второй чход элементанакопительный конденсатор, выводы ко- ИЛИ кавдой чейки пам ти, кроме пер-торого соединены с первым входом и вы- вой, соединен с выходом элемента Иходом элемента ИЛИ чейки соответст- предьщущей чейки пам ти, а второйвенно, а в формирователь тактовых им- вход элемента ИЛИ первой чейки пам -пульсов введен элемент ИЛИ-НЕ, выход ти регистра вл етс информационным Qкоторого соединен с входом инвертора входом регистра, выходы элементов Иформировател и вторыми входами эле- чеек пам ти регистра вл ютс выхода-ментов И нечетных чеек пам ти, первый ми регистра, вторые входы элементоввход элемента ИЛИ-НЕ вл етс входом И четных чеек пам ти регистра соеди-сброса регистра, второй вход соединен нены с выходом элемента И формирова- с вторым входом элемента И формировател тактовых импульсов, вторые входытел и вл етс тактовым входом реги- элементов И нечетных чеек пам ти ре-стра, а третий вход соединен«с выходом гистра объединены, отличаю-элемента И формировател .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884412846A SU1539841A1 (ru) | 1988-04-19 | 1988-04-19 | Регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884412846A SU1539841A1 (ru) | 1988-04-19 | 1988-04-19 | Регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1539841A1 true SU1539841A1 (ru) | 1990-01-30 |
Family
ID=21369775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884412846A SU1539841A1 (ru) | 1988-04-19 | 1988-04-19 | Регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1539841A1 (ru) |
-
1988
- 1988-04-19 SU SU884412846A patent/SU1539841A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1152039, кл. G 11 С 19/00, 1983. Авторское свидетельство СССР 855732, кл. G 11 С 19/00, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4709200A (en) | Power source circuit | |
US4124806A (en) | Electronic device for the production of signals of an amplitude greater than the amplitude of a given periodic signal | |
SU1539841A1 (ru) | Регистр сдвига | |
US4454431A (en) | Semiconductor circuit with a circuit part controlled by a substrate bias | |
US4034242A (en) | Logic circuits and on-chip four phase FET clock generator made therefrom | |
JP3222308B2 (ja) | 電気信号遅延回路 | |
JP2928250B2 (ja) | 接点読取回路 | |
SU1547030A1 (ru) | Многостабильный триггер | |
SU507922A1 (ru) | Селектор импульсов | |
SU365702A1 (ru) | ВСЕСОЮЗНАЯ [iirti tillМ.Кл. G 06f 5/02УДК 681.332.65(088.8)Авторы | |
SU370731A1 (ru) | СЧЕТЧИК ИМПУЛЬСОВ в КОДЕ ГРЕЯ | |
SU409230A1 (ru) | УСТРОЙСТВО дл УПРАВЛЕНИЯ ЦИФРОВЫМИ ПРИБОРАМИ ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ | |
SU855732A1 (ru) | Регистр сдвига | |
SU1376107A1 (ru) | Интегратор | |
SU705685A2 (ru) | Однотактна лини задержки импульсов | |
SU1226616A1 (ru) | Помехоустойчивый триггер | |
SU222038A1 (ru) | Разрядный счетчик | |
SU597006A1 (ru) | Запоминающее устройство | |
RU1772898C (ru) | Резервированный генератор импульсов | |
SU513504A1 (ru) | Импульсно-потенциальный логический элемент | |
SU481127A1 (ru) | Селектор | |
RU1828566C (ru) | Устройство дл формировани сигнала ошибки цикловой синхронизации | |
SU797073A1 (ru) | Распределитель импульсов | |
SU510722A1 (ru) | Устройство дл определени модул приращений напр жени | |
SU366575A1 (ru) | П Т Б-^ФОНД ттт% |