JP2928250B2 - 接点読取回路 - Google Patents
接点読取回路Info
- Publication number
- JP2928250B2 JP2928250B2 JP63140573A JP14057388A JP2928250B2 JP 2928250 B2 JP2928250 B2 JP 2928250B2 JP 63140573 A JP63140573 A JP 63140573A JP 14057388 A JP14057388 A JP 14057388A JP 2928250 B2 JP2928250 B2 JP 2928250B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- capacitor
- circuit
- comparator
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部接点のオン・オフ状態の情報を読み取る
接点読取回路に係り、特に多数の接点がある場合に適用
するに好適な接点読取回路に関する。
接点読取回路に係り、特に多数の接点がある場合に適用
するに好適な接点読取回路に関する。
従来のこの種の接点読取回路は第４図の第１例に示す
ように、複数グループの複数接点の例えば接点40の情報
を読み取る場合には、接点印加電源＋Ｖより抵抗器９を
介して接点40に電力＋Ｖを加え、印加点40がローレベル
かハイレベルかを抵抗器15とコンデンサ22からなるフィ
ルタ回路を通してコンパレータ28で判別し、その出力か
ら選択信号1sによりアンドゲート34を介して接点40の情
報を取り込んでいた。しかしこの従来例は接点40がオン
の時に抵抗器９を介して常に電流が流れるため、接点40
〜45が多数あると全体では大きな電力を消費してしまう
という問題があった。
ように、複数グループの複数接点の例えば接点40の情報
を読み取る場合には、接点印加電源＋Ｖより抵抗器９を
介して接点40に電力＋Ｖを加え、印加点40がローレベル
かハイレベルかを抵抗器15とコンデンサ22からなるフィ
ルタ回路を通してコンパレータ28で判別し、その出力か
ら選択信号1sによりアンドゲート34を介して接点40の情
報を取り込んでいた。しかしこの従来例は接点40がオン
の時に抵抗器９を介して常に電流が流れるため、接点40
〜45が多数あると全体では大きな電力を消費してしまう
という問題があった。
一方で上記問題点をなくした接点読取回路は第５図の
第２例に示すように、先ず取り込みたい接点に該当する
部分の選択信号を出力して例えば接点40であれば選択信
号1sを出力すると、トランジスタ58とフォトカップラ49
がオンすることによりフォトカップラ46がオンして、つ
ぎに抵抗器15とコンデンサ22からなるフィルタ回路を通
してコンパレータ28で判別し、その出力から選択信号1s
によりアンドゲート34を介して接点40の情報を取り出し
ていた。しかしこの従来例は選択信号1sを出力してから
接点40の情報がえられるまでに時間がかかるうえ、さら
に接点40への電源60の電圧印加が選択信号1sを出した時
のみの単発印加であるために接点40の表面状態によって
は接触不良となる可能性をもつなどの問題があった。
第２例に示すように、先ず取り込みたい接点に該当する
部分の選択信号を出力して例えば接点40であれば選択信
号1sを出力すると、トランジスタ58とフォトカップラ49
がオンすることによりフォトカップラ46がオンして、つ
ぎに抵抗器15とコンデンサ22からなるフィルタ回路を通
してコンパレータ28で判別し、その出力から選択信号1s
によりアンドゲート34を介して接点40の情報を取り出し
ていた。しかしこの従来例は選択信号1sを出力してから
接点40の情報がえられるまでに時間がかかるうえ、さら
に接点40への電源60の電圧印加が選択信号1sを出した時
のみの単発印加であるために接点40の表面状態によって
は接触不良となる可能性をもつなどの問題があった。
なお、この種の装置として関連するものには例えば特
開昭50−36030号公報や社団法人日本電子工業振興協会
発行のプロセスインターフェイスの現状調査報告書（昭
和48年３月）第166頁が挙げられる。
開昭50−36030号公報や社団法人日本電子工業振興協会
発行のプロセスインターフェイスの現状調査報告書（昭
和48年３月）第166頁が挙げられる。
上記従来技術は特に接点の数が多くなると選択信号を
出してから接点情報を取り出すまでの速度は速いが消費
電力が多いか、あるいは消費電力は少ないが接点情報を
取り出す速度が遅くなるなどの一長一短の特性をもつ問
題があった。
出してから接点情報を取り出すまでの速度は速いが消費
電力が多いか、あるいは消費電力は少ないが接点情報を
取り出す速度が遅くなるなどの一長一短の特性をもつ問
題があった。
本発明の目的は特に多数の接点がある場合に消費電力
が少なくて選択信号の出力から接点情報をうるまでの応
答速度が早い接点読取回路を提供するにある。
が少なくて選択信号の出力から接点情報をうるまでの応
答速度が早い接点読取回路を提供するにある。
上記目的は、複数の接点を有する複数のグループの前
記各接点のオンオフ状態を前記グループ毎に所定周期で
時分割的に検出する接点読取回路において、各接点毎に
接続されるフィルタ回路であって構成素子であるコンデ
ンサの蓄積電荷が当該接点の閉成時に該接点を通して放
電されるフィルタ回路と、前記各コンデンサの電力を夫
々基準電圧と比較して前記各接点のオンオフ状態を判別
するコンパレータと、各コンパレータの出力信号を各グ
ループ毎に選択信号により選択する選択回路と、各コン
デンサ毎に設けられ前記所定周期の前記時分割的な正パ
ルス状電圧を順方向に接続されたダイオードを介して当
該コンデンサに印加し電荷を蓄積する回路とを備えるこ
とで、達成される。
記各接点のオンオフ状態を前記グループ毎に所定周期で
時分割的に検出する接点読取回路において、各接点毎に
接続されるフィルタ回路であって構成素子であるコンデ
ンサの蓄積電荷が当該接点の閉成時に該接点を通して放
電されるフィルタ回路と、前記各コンデンサの電力を夫
々基準電圧と比較して前記各接点のオンオフ状態を判別
するコンパレータと、各コンパレータの出力信号を各グ
ループ毎に選択信号により選択する選択回路と、各コン
デンサ毎に設けられ前記所定周期の前記時分割的な正パ
ルス状電圧を順方向に接続されたダイオードを介して当
該コンデンサに印加し電荷を蓄積する回路とを備えるこ
とで、達成される。
上記接点読取回路は、確接点に各グループ毎に所定周
期で時分割的にパルス状電圧を印加しているので、接点
の電圧印加による電力消費が印加時間のみとなるから例
えば印加時間の比率を25％として非印加時間の比率を75
％とすれば消費電力を1/4に低減でき、また各接点のオ
ン・オフ状態を上記電圧印加時に上記コンデンサに記憶
しているので、該コンデンサの電圧がハイレベルかロー
レベルかにより各接点の状態をコンパレータで判別し、
回路素子の動作やフィルタ回路の遅れによる速度低下な
しに上位処理装置の選択信号により応答速度が速く接点
情報を読み取ることができる。
期で時分割的にパルス状電圧を印加しているので、接点
の電圧印加による電力消費が印加時間のみとなるから例
えば印加時間の比率を25％として非印加時間の比率を75
％とすれば消費電力を1/4に低減でき、また各接点のオ
ン・オフ状態を上記電圧印加時に上記コンデンサに記憶
しているので、該コンデンサの電圧がハイレベルかロー
レベルかにより各接点の状態をコンパレータで判別し、
回路素子の動作やフィルタ回路の遅れによる速度低下な
しに上位処理装置の選択信号により応答速度が速く接点
情報を読み取ることができる。
以下に本発明の実施例を第１図から第３図により説明
する。
する。
第１図は本発明による接点読取回路の第１の実施例を
示す回路図である。第１図において、1,2はトランジス
タ、３〜８はダイオード、９〜20は抵抗器、21はクロッ
ク信号発生回路、22〜27はコンデンサ、28〜33はコンパ
レータ、34〜39はアンドゲード、40〜45は接点、62,63
は抵抗器である。第１図の複数グループの複数接点の例
えば接点40の一方の端子は接点読取回路の抵抗器９を介
してダイオード３のカソードに接続されるとともに、抵
抗器15を介してコンデンサ22の一方の端子とコンパレー
タ28の反転入力に接続される。上記ダイオード３のアノ
ードはトランジスタ１のコレクタに接続され、トランジ
スタ１のエミックは接点印加用電源＋Ｖに接続されると
ともに、同ベースは抵抗器63を介してクロック信号発生
回路21の１番目の出力に接続される。上記コンパレータ
28の非反転入力は基準電圧Vsに接続されるとともに、同
出力端子はアンドゲート34の一方の入力端子に接続され
る。該アンドゲート34の他の入力端子は選択信号1sに接
続されるとともに、同出力端子はデータバスに接続され
る。上記接点40の他方の端子とコンデンサ22の他方の端
子はアースに接続される。さて上記したのが接点40に対
応した接点読取回路の接続であるが、接点41〜45などに
対しても同様な回路接続となる。さらにこれらの多数の
接点41〜45などの情報を取り込む場合には何点かを集め
て行った方が好都合なためグループ分けを行い、このグ
ループをかりに１ワード,2ワード，…,4ワードなどと呼
ぶことにし、また各ワードの中の接点40〜42,43〜45な
どの区別は１ポイント,2ポイント，…,nポイントとす
る。そして選択信号1s,2sなどは１ワード,2ワードなど
を選択する信号とするとともに、クロック信号発生回路
21の１番目,2番目などの出力は１ワード,2ワードなど毎
にタイミングを与えるべく出力される構成である。
示す回路図である。第１図において、1,2はトランジス
タ、３〜８はダイオード、９〜20は抵抗器、21はクロッ
ク信号発生回路、22〜27はコンデンサ、28〜33はコンパ
レータ、34〜39はアンドゲード、40〜45は接点、62,63
は抵抗器である。第１図の複数グループの複数接点の例
えば接点40の一方の端子は接点読取回路の抵抗器９を介
してダイオード３のカソードに接続されるとともに、抵
抗器15を介してコンデンサ22の一方の端子とコンパレー
タ28の反転入力に接続される。上記ダイオード３のアノ
ードはトランジスタ１のコレクタに接続され、トランジ
スタ１のエミックは接点印加用電源＋Ｖに接続されると
ともに、同ベースは抵抗器63を介してクロック信号発生
回路21の１番目の出力に接続される。上記コンパレータ
28の非反転入力は基準電圧Vsに接続されるとともに、同
出力端子はアンドゲート34の一方の入力端子に接続され
る。該アンドゲート34の他の入力端子は選択信号1sに接
続されるとともに、同出力端子はデータバスに接続され
る。上記接点40の他方の端子とコンデンサ22の他方の端
子はアースに接続される。さて上記したのが接点40に対
応した接点読取回路の接続であるが、接点41〜45などに
対しても同様な回路接続となる。さらにこれらの多数の
接点41〜45などの情報を取り込む場合には何点かを集め
て行った方が好都合なためグループ分けを行い、このグ
ループをかりに１ワード,2ワード，…,4ワードなどと呼
ぶことにし、また各ワードの中の接点40〜42,43〜45な
どの区別は１ポイント,2ポイント，…,nポイントとす
る。そして選択信号1s,2sなどは１ワード,2ワードなど
を選択する信号とするとともに、クロック信号発生回路
21の１番目,2番目などの出力は１ワード,2ワードなど毎
にタイミングを与えるべく出力される構成である。
第２図は第１図の動作を示すタイミングチャートであ
る。上記の構成における回路動作を第２図により説明す
る。まずクロック信号発生回路21より第２図の１番目の
出力のクロック信号1cのように一定周期でパルスが出力
されている。するとクロック信号1cのパルスのローレベ
ルの時にトランジスタ１がオンして、ハイレベルの時に
はオフする。さてこのような状態において例えば接点40
がまず第２図のようにオフしていたとする。するとまず
クロック信号発生器21より第２図のようにクロック信号
1cのローレベルのパルスが出力されると、トランジスタ
１には抵抗器62を介してベース電流が流れるためトラン
ジスタ１はオンする。これによりダイオード３と抵抗器
９と抵抗器15を介して抵抗器15と共にフィルタ回路をな
すコンデンサ22に充電電流が流れるため、コンデンサ22
の電位すなわちコンパレータ28の反転入力の電位は上昇
して行く。ついで上記クロック信号1cがハイレベルに転
ずるとトランジスタ１はオフ状態となるため、コンデン
サ22への充電は停止する。さてこの状態におけるコンデ
ンサ22の電位を見てみると、接点40はオフであるので電
流が流れず、ダイオード３の部分はコンデンサ22からト
ランジスタ１のコレクタの方向には逆方向であるため逆
流はしない。さらにコンパレータ28の反転入力はインピ
ーダンスの高いものを使用することにより、そこに流入
する電流はほとんど無視できるほどの小さな値とするこ
とができる。このように一たんコンデンサ22に充電する
とその電位はクロック信号1cがなくなっても（ハイレベ
ルになっても）ホールドする。またたとえわずかな放電
があったとしても、一定周期後に出力されるクロック信
号1cの次のパルス（ローレベル）で再びトランジスタ１
がオンして補充電されるため、コンデンサ22すなわちコ
ンパレータ28の反転入力はハイレベルの状態を保つ。そ
こでコンパレータ28は上記コンデンサ22の電位を基準電
圧Vsと比較して、コンデンサ22の電位の方が大きいた
め、コンパレータ28の出力は第２図のようにローレベル
となる。なおここで基準電位Vsはコンデンサ22の電位の
ハイレベル（電源＋Ｖ）とローレベル（アース電位）の
中間値に設定しておく。
る。上記の構成における回路動作を第２図により説明す
る。まずクロック信号発生回路21より第２図の１番目の
出力のクロック信号1cのように一定周期でパルスが出力
されている。するとクロック信号1cのパルスのローレベ
ルの時にトランジスタ１がオンして、ハイレベルの時に
はオフする。さてこのような状態において例えば接点40
がまず第２図のようにオフしていたとする。するとまず
クロック信号発生器21より第２図のようにクロック信号
1cのローレベルのパルスが出力されると、トランジスタ
１には抵抗器62を介してベース電流が流れるためトラン
ジスタ１はオンする。これによりダイオード３と抵抗器
９と抵抗器15を介して抵抗器15と共にフィルタ回路をな
すコンデンサ22に充電電流が流れるため、コンデンサ22
の電位すなわちコンパレータ28の反転入力の電位は上昇
して行く。ついで上記クロック信号1cがハイレベルに転
ずるとトランジスタ１はオフ状態となるため、コンデン
サ22への充電は停止する。さてこの状態におけるコンデ
ンサ22の電位を見てみると、接点40はオフであるので電
流が流れず、ダイオード３の部分はコンデンサ22からト
ランジスタ１のコレクタの方向には逆方向であるため逆
流はしない。さらにコンパレータ28の反転入力はインピ
ーダンスの高いものを使用することにより、そこに流入
する電流はほとんど無視できるほどの小さな値とするこ
とができる。このように一たんコンデンサ22に充電する
とその電位はクロック信号1cがなくなっても（ハイレベ
ルになっても）ホールドする。またたとえわずかな放電
があったとしても、一定周期後に出力されるクロック信
号1cの次のパルス（ローレベル）で再びトランジスタ１
がオンして補充電されるため、コンデンサ22すなわちコ
ンパレータ28の反転入力はハイレベルの状態を保つ。そ
こでコンパレータ28は上記コンデンサ22の電位を基準電
圧Vsと比較して、コンデンサ22の電位の方が大きいた
め、コンパレータ28の出力は第２図のようにローレベル
となる。なおここで基準電位Vsはコンデンサ22の電位の
ハイレベル（電源＋Ｖ）とローレベル（アース電位）の
中間値に設定しておく。
つぎに接点40が第２図のようにオンしたとする。する
とコンデンサ22の充電電荷は抵抗器15と接点40を介して
放電するため、コンデンサ22の電位すなわちコンパレー
タ28の反転入力の電位は第２図のようにコンデンサ22と
抵抗器15の時定数で低下したのちアース電位となる。す
るとコンパレータ28の出力は第２図のようにハイレベル
となる。この時たとえクロック信号発生回路21のクロッ
ク信号1cのパルスがローレベルとなってトランジスタ１
がオンしても、接点40がオンしているかぎりコンデンサ
22の電位はアース電位（OV）となってしまうため、コン
パレータ28の出力はハイレベルを出し続ける。ついで接
点40が第２図のようにオフしたとする。しかしそのオフ
時点ではクロック信号1cのパルスがハイレベルの期間で
あるとコンデンサ22の電位はOVであるが、次に出力され
るクロック信号1cのローレベルによりトランジスタ１が
オンして充電電流が流れるため、コンデンサ22の電位す
なわちコンパレータ28の反転入力の電位は第２図のよう
に上昇して行く。ここでクロック信号1cのパルスの周期
を接点40のオン・オフの周期よりも十分に短かく設定し
ておくことにより、コンパレータ28の出力には常に接点
40の状態が出力されていて、接点40の情報をもれなく読
み取ることができる。以上は１ワードの１ポイントの接
点40に対する動作であったが、１ワードの２〜ｎポイン
トの接点41〜42に対する動作は全く同様である。また２
〜４ワードの１〜ｎポイントの接点43〜45などに対する
動作もクロック信号発生回路21の１〜４番目の出力のク
ロック信号1c〜4cなどのパルスを第２図のように一定周
期で時分割的に出力することにより、コンパレータ31〜
33などの出力には常に接点43〜45などの状態が出力され
る。このようにして１〜４ワードの１〜ｎポイントの接
点40〜42,43〜45のコンパレータ28〜30,31〜33などの出
力としてえられた接点情報は上位コンピュータなどから
出力される選択信号1s〜2sなどにより、アンドゲード34
〜36,37〜39などを介してデータバスにのせられる。な
お上記抵抗器15とコンデンサ22からなるフィルタ回路な
どはそれらの値を設定することにより、入力に混同して
くるノイズを除去するためのフィルタとしての役目を持
たせることができる。
とコンデンサ22の充電電荷は抵抗器15と接点40を介して
放電するため、コンデンサ22の電位すなわちコンパレー
タ28の反転入力の電位は第２図のようにコンデンサ22と
抵抗器15の時定数で低下したのちアース電位となる。す
るとコンパレータ28の出力は第２図のようにハイレベル
となる。この時たとえクロック信号発生回路21のクロッ
ク信号1cのパルスがローレベルとなってトランジスタ１
がオンしても、接点40がオンしているかぎりコンデンサ
22の電位はアース電位（OV）となってしまうため、コン
パレータ28の出力はハイレベルを出し続ける。ついで接
点40が第２図のようにオフしたとする。しかしそのオフ
時点ではクロック信号1cのパルスがハイレベルの期間で
あるとコンデンサ22の電位はOVであるが、次に出力され
るクロック信号1cのローレベルによりトランジスタ１が
オンして充電電流が流れるため、コンデンサ22の電位す
なわちコンパレータ28の反転入力の電位は第２図のよう
に上昇して行く。ここでクロック信号1cのパルスの周期
を接点40のオン・オフの周期よりも十分に短かく設定し
ておくことにより、コンパレータ28の出力には常に接点
40の状態が出力されていて、接点40の情報をもれなく読
み取ることができる。以上は１ワードの１ポイントの接
点40に対する動作であったが、１ワードの２〜ｎポイン
トの接点41〜42に対する動作は全く同様である。また２
〜４ワードの１〜ｎポイントの接点43〜45などに対する
動作もクロック信号発生回路21の１〜４番目の出力のク
ロック信号1c〜4cなどのパルスを第２図のように一定周
期で時分割的に出力することにより、コンパレータ31〜
33などの出力には常に接点43〜45などの状態が出力され
る。このようにして１〜４ワードの１〜ｎポイントの接
点40〜42,43〜45のコンパレータ28〜30,31〜33などの出
力としてえられた接点情報は上位コンピュータなどから
出力される選択信号1s〜2sなどにより、アンドゲード34
〜36,37〜39などを介してデータバスにのせられる。な
お上記抵抗器15とコンデンサ22からなるフィルタ回路な
どはそれらの値を設定することにより、入力に混同して
くるノイズを除去するためのフィルタとしての役目を持
たせることができる。
第３図は本発明による接点読取回路の第２の実施例を
示す回路図である。第３図において、第１図と同一符号
は相当部分を示し、46〜53はフォトカップラ、54〜57は
抵抗器、58,59はトランジスタ、60,61は電源、64,65は
インバータ、66〜71は抵抗器である。第３図の第１図と
の相異点は外部接点40〜45などと内部の接点読取回路と
の間にホトカップラ46〜53を中心とした回路を追加する
ことにより、外部接点40〜45などと接点読取回路との間
を絶縁する構成としたことである。このホトカップラ46
〜49,50〜53により絶縁回路に対してはクロック信号発
生回路21の各出力よりインバータ64,65を介してトラン
ジスタ58,59をそれぞれ駆動するようにして、トランジ
スタ1,2とホトカップラ46〜49,50〜53がそれぞれ同時に
オン・オフできるようにして、接点40〜42,43〜45から
見ると第１図の実施例と同様に動作するようにしてい
る。第３図の実施例によれば第１図の実施例と同様の作
用と効果がある。
示す回路図である。第３図において、第１図と同一符号
は相当部分を示し、46〜53はフォトカップラ、54〜57は
抵抗器、58,59はトランジスタ、60,61は電源、64,65は
インバータ、66〜71は抵抗器である。第３図の第１図と
の相異点は外部接点40〜45などと内部の接点読取回路と
の間にホトカップラ46〜53を中心とした回路を追加する
ことにより、外部接点40〜45などと接点読取回路との間
を絶縁する構成としたことである。このホトカップラ46
〜49,50〜53により絶縁回路に対してはクロック信号発
生回路21の各出力よりインバータ64,65を介してトラン
ジスタ58,59をそれぞれ駆動するようにして、トランジ
スタ1,2とホトカップラ46〜49,50〜53がそれぞれ同時に
オン・オフできるようにして、接点40〜42,43〜45から
見ると第１図の実施例と同様に動作するようにしてい
る。第３図の実施例によれば第１図の実施例と同様の作
用と効果がある。
なお上記実施例では接点情報の記憶をコンデンサで行
っているが、レジスタを設けて行ってもよい。
っているが、レジスタを設けて行ってもよい。
本発明によれば、接点への電圧印加を時分割的に行っ
ているのでクロックのデューティ比に比例して例えばデ
ューティ比が25％であれば消費電力を1/4に減らすこと
ができるうえ、接点情報が常に回路の最終段であるアン
ドゲードの入力まできているので選択信号を出してから
データバスにデータがえられるまでの所要時間が極めて
短かくでかるほか、接点には周期的にパルス状に何パル
スも電圧印加がするため選択信号の１パルスでデータを
読み取る場合に比べて接触信頼性の向上が図れるなどの
効果がある。
ているのでクロックのデューティ比に比例して例えばデ
ューティ比が25％であれば消費電力を1/4に減らすこと
ができるうえ、接点情報が常に回路の最終段であるアン
ドゲードの入力まできているので選択信号を出してから
データバスにデータがえられるまでの所要時間が極めて
短かくでかるほか、接点には周期的にパルス状に何パル
スも電圧印加がするため選択信号の１パルスでデータを
読み取る場合に比べて接触信頼性の向上が図れるなどの
効果がある。
第１図は本発明による接点読取回路の第１の実施例を示
す回路図、第２図は第１図のタイミングチャート、第３
図は同じく第２の実施例を示す回路図、第４図は従来の
接点読取回路の第１例を示す回路図、第５図は同じく第
２例を示す回路図である。 1,2……トランジスタ、３〜８……ダイオード、９〜20
……抵抗器、21……クロック信号発生回路、22〜27……
コンデンサ、28〜33……コンパレータ、34〜39……アン
ドゲート、40〜45……接点、46〜43……フォトカップ
ラ、54〜57……抵抗器、58,59……トランジスタ、60,61
……電源、62,63……抵抗、64,65……インバータ、66〜
71……抵抗器。
す回路図、第２図は第１図のタイミングチャート、第３
図は同じく第２の実施例を示す回路図、第４図は従来の
接点読取回路の第１例を示す回路図、第５図は同じく第
２例を示す回路図である。 1,2……トランジスタ、３〜８……ダイオード、９〜20
……抵抗器、21……クロック信号発生回路、22〜27……
コンデンサ、28〜33……コンパレータ、34〜39……アン
ドゲート、40〜45……接点、46〜43……フォトカップ
ラ、54〜57……抵抗器、58,59……トランジスタ、60,61
……電源、62,63……抵抗、64,65……インバータ、66〜
71……抵抗器。
フロントページの続き (72)発明者 堀口 三千男 茨城県日立市大みか町５丁目２番１号 日立プロセスコンピュータエンジニアリ ング株式会社内 (56)参考文献 特開 昭61−199107（ＪＰ，Ａ) 特開 昭56−54124（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/00 - 17/78
Claims (1)
- 【請求項１】複数の接点を有する複数のグループの前記
各接点のオンオフ状態を前記グループ毎に所定周期で時
分割的に検出する接点読取回路において、各接点毎に接
続されるフィルタ回路であって構成素子であるコンデン
サの蓄積電荷が当該接点の閉成時に該接点を通して放電
されるフィルタ回路と、前記各コンデンサの電圧を夫々
基準電圧と比較して前記各接点のオンオフ状態を判別す
るコンパレータと、各コンパレータの出力信号を各グル
ープ毎に選択信号により選択する選択回路と、各コンデ
ンサ毎に設けられ前記所定周期の前記時分割的な正パル
ス状電圧を順方向に接続されたダイオードを介して当該
コンデンサに印加し電荷を蓄積する回路とを備えること
を特徴とする接点読取回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140573A JP2928250B2 (ja) | 1988-06-09 | 1988-06-09 | 接点読取回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140573A JP2928250B2 (ja) | 1988-06-09 | 1988-06-09 | 接点読取回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01311616A JPH01311616A (ja) | 1989-12-15 |
| JP2928250B2 true JP2928250B2 (ja) | 1999-08-03 |
Family
ID=15271829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140573A Expired - Fee Related JP2928250B2 (ja) | 1988-06-09 | 1988-06-09 | 接点読取回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928250B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2093393T3 (es) * | 1993-04-02 | 1996-12-16 | Flowtec Ag | Teclado optoelectronico. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61199107A (ja) * | 1985-03-01 | 1986-09-03 | Hitachi Ltd | デジタル入力装置 |
-
1988
- 1988-06-09 JP JP63140573A patent/JP2928250B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01311616A (ja) | 1989-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5223784A (en) | Method and circuit for triggering an electronic instrument only once during a period of a signal | |
| WO1979000914A1 (en) | Memory device | |
| US5517145A (en) | CMOS toggle flip-flop using adiabatic switching | |
| KR900005230B1 (ko) | 반도체 승압 신호 발생회로 | |
| JP2928250B2 (ja) | 接点読取回路 | |
| US6104199A (en) | Magnetic-head short-circuit detector | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| JPH05111150A (ja) | サージ吸収回路 | |
| US4550308A (en) | Signal converting apparatus | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JPS61210596A (ja) | 磁気バブルメモリ装置 | |
| RU2028722C1 (ru) | Устройство для задержки импульса | |
| SU1162034A1 (ru) | Преобразователь логических уровней | |
| JPS6116590Y2 (ja) | ||
| US4587440A (en) | Waveform shaping circuit including I2 L element | |
| US3370180A (en) | Decimal storage apparatus employing transistor monostable multivibrator | |
| SU797073A1 (ru) | Распределитель импульсов | |
| RU2106056C1 (ru) | Помехостойкое триггерное устройство | |
| RU2231917C2 (ru) | Генератор импульсов | |
| RU1793536C (ru) | Устройство задержки импульсов | |
| EP0391603A2 (en) | Information card | |
| JP2846200B2 (ja) | コンデンサの放電回路およびこれを用いたタイミング発生回路 | |
| CN117614422A (zh) | 比较时钟产生电路及用于规避比较器亚稳态的方法 | |
| RU1811004C (ru) | Реверсивный двоичный счетчик | |
| JPH0381091B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |