RU2028722C1 - Устройство для задержки импульса - Google Patents

Устройство для задержки импульса Download PDF

Info

Publication number
RU2028722C1
RU2028722C1 SU4942361A RU2028722C1 RU 2028722 C1 RU2028722 C1 RU 2028722C1 SU 4942361 A SU4942361 A SU 4942361A RU 2028722 C1 RU2028722 C1 RU 2028722C1
Authority
RU
Russia
Prior art keywords
input
output
comparator
pulse
inverting
Prior art date
Application number
Other languages
English (en)
Inventor
А.Н. Ермаков
А.В. Нефедов
А.С. Гетман
М.И. Масейкина
Original Assignee
Ермаков Александр Николаевич
Нефедов Александр Васильевич
Гетман Александр Сергеевич
Масейкина Мария Ивановна
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ермаков Александр Николаевич, Нефедов Александр Васильевич, Гетман Александр Сергеевич, Масейкина Мария Ивановна filed Critical Ермаков Александр Николаевич
Priority to SU4942361 priority Critical patent/RU2028722C1/ru
Application granted granted Critical
Publication of RU2028722C1 publication Critical patent/RU2028722C1/ru

Links

Images

Abstract

Использование: в устройствах импульсной техники и автоматики. Сущность изобретения: формирование пороговых напряжений компаратора от выходного напряжения самого компаратора позволяет снизить потребление энергии от источника питания, снизить влияние устройства на выходной каскад генератора входных импульсов, уменьшить аппаратурные затраты. 2 ил.

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники для задержки логических сигналов.
Известно устройство для задержки импульсов, содержащее два инвертора, один операционный усилитель, шесть резисторов и конденсатор [1].
Недостатками устройства являются применение большого количества активных элементов и связанное с этим низкая экономичность, а также невысокая стабильность формирования длительности задержанного импульса из-за применения в качестве компаратора операционного усилителя без обратных связей.
Наиболее близким к изобретению является устройство для задержки импульсов без изменения их длительности, содержащее компаратор, интегрирующую RC-цепь, резисторный делитель, резистор смещения, входную и выходную шины, причем входная шина через резисторы соединена с инвертирующим и неинвертирующим входами компаратора, выход которого подключен к выходной шине. Инвертирующий вход компаратора через резисторы подключен к шине "земля" и к шине положительного напряжения питания Е компаратора. Конденсатор RC-цепи соединен одним выводом с общей шиной "земля", а другим выводом - с времязадающим резистором и неинвертирующим входом компаратора [2].
Данное устройство обладает рядом недостатков, которые ограничивают область его применения, а именно при отсутствии входного импульса на выход генератора входных импульсов воздействует потенциал источника питания Е, что не всегда приемлемо; при поступлении на входную шину импульса на выходной каскад генератора входных импульсов кроме тока разряда конденсатора воздействует ток от источника питания Е через резисторы делителя, что требует повышенной нагрузочной способности выходного каскада генератора входных импульсов; резисторный делитель входного импульса повышает затраты устройства в целом по питанию от источника Е; устройство содержит избыточные элементы.
Цель изобретения - снижение аппаратурных затрат и затрат по питанию, а также уменьшение влияния устройства на выходной каскад генератора импульсов.
Поставленная цель достигается тем, что в устройстве для задержки импульсов, содержащем интегрирующую RC-цепь, подключенную входом к входной шине устройства, а выходом - к первому входу компаратора, резистор смещения, соединяющий источник опорного напряжения и второй вход компаратора, второй резистор, формирующий пороговое напряжение на втором входе компаратора, последний резистор отключен от входной шины устройства и подключен к первому выходу компаратора, третий резистор из схемы исключен, причем первый вход компаратора - неинвертирующий, а второй - инвертирующий, первый выход компаратора - неинвертирующий, второй - инвертирующий и является выходом устройства.
Сущность изобретения заключается в изменении способа получения пороговых напряжений компаратора, которые формируются не от входного импульса, а от выходного напряжения самого компаратора, что упрощает схему устройства, разгружает генератор входных импульсов и делает схему более экономичной.
На фиг. 1 изображено предложенное устройство; на фиг.2 - график работы устройства.
Устройство содержит интегрирующую RC-цепь 1, подключенную входом к входной шине 2 устройства, а выходом к первому входу 3 компаратора 4; резистор 5 смещения, подключенный одним выводом к источнику 6 напряжения, а другим выводом к второму входу 7 компаратора; резистор 8, подключенный одним выводом к второму входу 7, а вторым выводом к первому выходу 9 компаратора; выходную шину 10 устройства, подключенную к второму выходу 11 компаратора, причем первый вход 3 и второй выход 11 компаратора - инвертирующие, второй вход 7 и первый выход 9 - неинвертирующие.
В схеме приняты обозначения:
резистор 5 обозначен R1;
резистор 8 обозначен R2;
резистор RC-цепи 1 обозначен R3;
конденсатор RC-цепи 1 обозначен С1.
Принцип действия устройства заключается в следующем.
Компаратор 4 совместно с резистором 8 представляет собой усилитель, охваченный положительной обратной связью (ПОС). Коэффициент усиления усилителя с ПОС:
Kос=
Figure 00000001

где κ =
Figure 00000002
- коэффициент обратной свя-
зи.
При неравенстве -κ Ко < 0 усилитель становится неустойчивым, состояние же порогового устройства неустойчиво только при входных напряжениях, при которых
Uo < Uвых < U', где U' - состояние высокого уровня на выходе компаратора 9;
Uo - состояние низкого уровня на выходе 9 компаратора. Состояния Uвых = Uo и Uвых = U' локально устойчивы. Переход из одного состояния в другое происходит под воздействием входного напряжения, при этом в состояние Uвых = Uo пороговое устройство переходит, когда входное напряжение становится равным Uп', а в состояние Uвых = U', когда входное напряжение становится равным Uп о (см.фиг.2).
Согласно известному источнику
ΔUп= U 1 п -U o п =
Figure 00000003
=
Figure 00000004
При
Figure 00000005
≫ 1 имеем
ΔUп
Figure 00000006
(U1-Uo) (1)
При этом Uп' и Uп о располагаются симметрично относительно Uoп, которое выбирается из условия
Uоп=
Figure 00000007
Uимп где Uимп - амплитуда входного импульса. Если напряжение на инвертирующем входе 3 компаратора 4 в исходном состоянии равно 0 импульс на входной шине 2 устройства отсутствует, на неинвертирующем выходе 9 компаратора напряжение равно U' (высокий потенциал), и на входе 7 компаратора формируется пороговое напряжение Uп'.
Теперь, если на входную шину 2 устройства от генератора импульсов поступает положительный импульс с амплитудой Uимп, конденсатор С1 интегрирующей RC-цепи 1 начинает заряжаться (см. Uс на фиг.2), и при достижении напряжения на входе 3 компаратора, равного Uп', компаратор 4 скачком переходит в состояние Uo на выходе 9, одновременно с этим на входе 7 устанавливается пороговое напряжение Uп о. По окончании воздействия импульса на входную шину 2 конденсатор С1 RC-цепи начинает разряжаться через резистор R3 этой цепи и выходной каскад генератора импульсов и по достижении напряжения на входе 3 компаратора, равного Uп о, компаратор скачком переходит в состояние U' по выходу 9. При этом на входе 7 устанавливается пороговое напряжение Uп'. В результате входной импульс оказывается задержанным на время tзад без изменения длительности, а устройство задержки готово к приему нового импульса.
При необходимости сохранения полярности импульса его снимают с инвертирующего выхода 11 компаратора.
Если выбрать пороговые напряжения устройства из условия:
Uп' = 0,9Uимп, а Uп о = 0,1Uимп, то время задержки устройства определяется
tзад = τ ˙ ln10, где τ = R3˙C1 - постоянная времени RC-цепи.
Перепад пороговых уровней при этом составляет
Δ Uп = 0,8Uимп (2). Подставляя (2) в (1) получаем
0,8Uимп=
Figure 00000008
(U1-Uo) откуда
Figure 00000009
=
Figure 00000010

Таким образом, значения R1 и R2 выбираются из условия значений выходных напряжений выбранного компаратора и амплитуды входного импульса, значения R3 и С1 выбираются из условия необходимой задержки входного импульса, но при этом R3 должно быть значительно больше выходного сопротивления генератора импульсов, если последнее не должно влиять на время задержки. Если выходное сопротивление генератора импульсов соизмеримо с сопротивлением R3 интегрирующей RC-цепи, то его необходимо учитывать при расчете времени задержки устройства путем суммирования с сопротивлением RC-цепи.
Предложенное устройство по сравнению с прототипом обладает более высокими эксплуатационными и затратными характеристиками, так как содержит меньшее количество элементов, меньше потребляет энергии от источника питания и оказывает меньшее воздействие на генератор входных импульсов.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИМПУЛЬСА, содержащее интегрирующую RC - цепь, подключенную входом к входной шине устройства, а выходом - к первому входу компаратора, резистор смещения, соединяющий источник опорного напряжения и второй вход компаратора, резистор делителя, отличающееся тем, что, с целью снижения потребления энергии от источника питания, снижения аппаратурных затрат и снижения влияния устройства на выходной каскад генератора входных импульсов, резистор делителя напряжения, подключенный одним выводом к второму входу компаратора, другим выводом подключен к первому выходу компаратора, на рещистор смещения подается напряжение, равное половине амплитуды входного импульса, причем первый вход и второй выход компаратора-инвертирующие, второй вход и первый выход - неинвертирующие, а второй выход компаратора подключен к выходной шине устройства.
SU4942361 1991-06-04 1991-06-04 Устройство для задержки импульса RU2028722C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4942361 RU2028722C1 (ru) 1991-06-04 1991-06-04 Устройство для задержки импульса

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4942361 RU2028722C1 (ru) 1991-06-04 1991-06-04 Устройство для задержки импульса

Publications (1)

Publication Number Publication Date
RU2028722C1 true RU2028722C1 (ru) 1995-02-09

Family

ID=21577712

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4942361 RU2028722C1 (ru) 1991-06-04 1991-06-04 Устройство для задержки импульса

Country Status (1)

Country Link
RU (1) RU2028722C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115589217A (zh) * 2022-12-07 2023-01-10 深圳飞骧科技股份有限公司 Rc振荡电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР N 1295511 кл. H 03K 5/13, 1985. *
2. Авторское свидетельство СССР N 1529424, кл. H 03K 5/13, 1985. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115589217A (zh) * 2022-12-07 2023-01-10 深圳飞骧科技股份有限公司 Rc振荡电路
CN115589217B (zh) * 2022-12-07 2023-03-24 深圳飞骧科技股份有限公司 Rc振荡电路

Similar Documents

Publication Publication Date Title
US4963840A (en) Delay-controlled relaxation oscillator with reduced power consumption
KR920018559A (ko) 동기화 전원 제어장치 및 그를 사용한 시스템
KR880010548A (ko) 전압레벨 설정회로
EP2426819A1 (en) Sawtooth oscillator having controlled endpoints and methodology therefor
EP0547916B1 (en) A voltage regulator control circuit
JPS60223319A (ja) 50%デユ−テイサイクル出力信号を持つた周波数2倍器
US4024414A (en) Electrical circuit means for detecting the frequency of input signals
JPS62149215A (ja) 時定数回路
KR100283619B1 (ko) 연속-시간 필터를 위한 주파수 튜닝 회로
KR930005375A (ko) 위상 검출기
RU2028722C1 (ru) Устройство для задержки импульса
US6081137A (en) Frequency detecting circuit
EP0582289B1 (en) Transistor circuit for holding peak/bottom level of signal
KR940000702B1 (ko) 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법
US4372324A (en) Analog peak voltage detector in a defibrillator
JPH10177044A (ja) ゼロクロス検出回路
EP0251239A2 (en) FM Demodulator
JP2585554B2 (ja) 電源装置
SU739557A1 (ru) Устройство дл возведени в степень
US6094077A (en) Dynamically controlled timing signal generator
SU1374411A1 (ru) Ждущий мультивибратор
JP2928250B2 (ja) 接点読取回路
SU1100718A2 (ru) Импульсный генератор
KR940008192B1 (ko) 듀티 50%을 갖는 주파수 체배기
RU2018981C1 (ru) Амплитудный детектор