KR880010548A - 전압레벨 설정회로 - Google Patents

전압레벨 설정회로 Download PDF

Info

Publication number
KR880010548A
KR880010548A KR1019880001383A KR880001383A KR880010548A KR 880010548 A KR880010548 A KR 880010548A KR 1019880001383 A KR1019880001383 A KR 1019880001383A KR 880001383 A KR880001383 A KR 880001383A KR 880010548 A KR880010548 A KR 880010548A
Authority
KR
South Korea
Prior art keywords
voltage level
voltage
signal
circuit
node
Prior art date
Application number
KR1019880001383A
Other languages
English (en)
Other versions
KR930006456B1 (en
Inventor
오사무 고바야시
구니히꼬 고또오
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62031783A external-priority patent/JPH0831781B2/ja
Priority claimed from JP62037613A external-priority patent/JPS63204975A/ja
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880010548A publication Critical patent/KR880010548A/ko
Application granted granted Critical
Publication of KR930006456B1 publication Critical patent/KR930006456B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

전압레벨 설정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명에 따른 전압레벨 설정회로의 제1실시예를 사용한 신호처리회로시스템을 보여주는 시스템블록도.
제7(A) 및 7(B)는 전압레벨설정회로의 제1실시예를 설명하는 신호 파형도.
제8도는 제1실시예의 주요부의 회로구성을 도시한 회로도.

Claims (14)

  1. 신호처리회로에서 수행되는 신호처리에 적합한 소망기준전압레벨로 결합콘덴서를 통하여 수신된 입력신호의 기준레벨로서 사용되는 소정부분의 D.C. 전압레벨을 설정하기 위한 전압레벨 설정회로에 있어서; 상기 결합콘덴서와 상기 신호처리사이의 노드에 전하량을 주입하기 위한 전하주입회로; 및 상기 노드의 소정부분의 D.C. 전압레벨이 상기 소망기준전압레벨로 설정되도록 상기 신호처리회로의 신호에 응답하여 상기 전하주입회로에 의해 전하의주입을 제어하기 위한 제어수단으로 구성하는 것을 특징으로 하는 전압레벨 설정회로.
  2. 제1항에 있어서, 상기 제어수단은 상기 전하주입회로가 상기 입력신호의 소정부분 이외의 부분과 대응하는 기간동안 상기 노드와 전기적으로 분리되도록 상기 전하 주입회로를 제어하는 것을 특징으로 하는 전압레벨 설정회로.
  3. 제1항에 있어서, 상기 제어수단은 상기 소정부분에 대응하는 소정시간 동안 상기 노드를 통해 수신된 입력신호의 전압레벨과 상기 소망 기준전압레벨을 비교하여 2 비교된 전압 사이의 전압차에 따라 에러전압을 발생하기 위한 제1회로와, 상기 소정부분의 전압레벨이 상기 소망 기준전압레벨 이하이고,상기 에러전압이 제로보다 클 때 상기 에러전압에 응답하여 제1전류를 발생하고, 상기 소정부분의 전압레벨이 상기 소망 기준전압레벨보다 크고, 상기 에러전압이 제로이하일 때 상기 에러전압에 응답하여 제2전류를 발생하는 제2회로로 구성되며, 상기 전하주입의회로는 상기 제1전류에 응답하여 상기 노드에의 전압레벨을 상승시키기 위하여 상기 노드에 포지티브 전하량을 주입하고 상기 제2전류에 응답하여 상기 노드에의 전압레벨낮추기 위하여 상기 노드에 네거티브전하량을 주입하는 것을 특징으로 하는 전압레벨 설정회로.
  4. 제3항에 있어서, 더욱이 상기 입력신호의 소중부분에 대응하는 소정기간 동안 바이어스 전압으로 상기 노드를 접속하고 상기 소정부분 이외의 부분에 대응하는 기간동안 상기 바이어스 전압으로부터 상기 노드를 분리시키기 위한 스위칭수단을 더 포함하며, 상기 바이어스 전압은 상기 소망기준전압레벨과 대략 동일하게 설정되는 것을 특징으로 하는 전압레벨 설정회로.
  5. 제1항에 있어서, 상기 제어수단은 다수의 콘덴서, 제2 및 제2정전압중 어느 하나로 상기 콘덴서의 각각 제1단자를 선택적으로 접속시키기 위한 제1스위칭수단, 및 상기 노드와 상기 제2정전압중 어느 하나로 상기 콘덴서의 각각의 제2단자를 선택적으로 접속시키기 위한 제2스우칭수단으로 구성되며, 상기 제어수단은 상기 제1 및 제2스위칭수단의 스위칭을 제어하는 것을 특징으로 하는 전압레벨 설정회로.
  6. 제5항에 있어서, 상기 콘덴서는 임의의 콘덴서(C1)가 I가 경우 용량 20 -1xC0+ 1을 갖도록 상호간에 상이한 용량을 갖는 것을 특징으로 하는 전압레벨 설정회로.
  7. 제5항에 있어서, 더욱이 상기 입력신호의 소정부분에 대응하는 소정기간동안 바이어스 전압으로 상기 노드를 접속시키고 상기 소정부분이외의 부분에 대응하는 기간동안에는 상기 바이어스 전압으로부터 상기 노드를 분리시키기 위한 스위칭수단을 더 포함하며, 상기 바이어스 전압은 상기 소망 기준전압레벨과 대략 동일하게 설정되는 것을 특징으로 하는 전압레벨 설정회로.
  8. 제1항에 있어서, 더욱이 상기 입력신호의 소정부분에 대응하는 소정기간동안 바이어스 전압으로 상기 노드를 접속시키고 상기 소정부분이외의 부분에 대응하는 기간동안에는 상기 바이어스 전압으로부터 상기 노드를 분리시키기 위한 스위칭수단을 더 포함하며, 상기 바이어스 전압은 상기 소망 기준전압레벨과 대략 동일하게 설정되는 것을 특징으로 하는 전압레벨 설정회로.
  9. 제1항에 있어서, 상기 입력신호는 영상신호이고, 상기 소정부분은 상기 영상신호의 동기신호기간인 것을 특징으로 하는 전압레벨 설정회로.
  10. 제1항에 있어서, 상기 제어수단은 상기 신호제어회로의 출력디지탈 신호와 상기 소망기준전압레벨에 대응하는 디지털 신호를 비교함에 의해 디지털에러신호르 얻어서 상기 디지털 에러신호에 기초하여 상기 전하주입회로를 제어하기 위한 수단으로 구성되는 것을 특징으로 하는 전압레벨 설정회로.
  11. 신호 처리회로시스템에서 수행되는 신호처리에 적합한 소망기준전압레벨로 신호원 회로시스템으로부터 수신된 입력신호의 기준레벨로서 사용되는 소정부분의 전압레벨을 설정하기 위한 전압레벨 설정회로에 있어서; 상기 신호처리회로시스템으로부터의 상기 입력전압에 대응하는 디지털 신호와 상기 소망기준전압레벨에 대응하는 디지털신호를 비교하여 2비교된 디지털 신호의 디지털량 사이의 전압차에 따른 디지털 에러전압을 출력하기 위한 비교수단; 상기 기뵤수단으로부터의디지탈 에러전압을 아날로그 에러전압을 변환하기 위한 디지털/아날로그 변환기 수단 : 및 상기 디지털/아날로그 변환기수단으로부터의 아날로그 에러전압을 상기 입력신호의 상기 소정부분에 대응하는 소정기간동안 상기 입력신호에 실질적으로 가산하기 위한 회로수단으로 구성되는 것을 특징으로 하는 전압레벨 설정회로.
  12. 제11항에 있어서, 상기 회로수단은 상기 디지털/아날로그 변환기 수단으로부터의 상기 아날로그 에러전압을 적분하는 적분기 및 상기 적분기의 출력전압을 상기 입력전압에 본질적으로 가산하는 아날로그 가산기로 구성되는 것을 특징으로 하는 전압레벨 설정회로.
  13. 제11항에 있어서, 상기 입력신호의 소정부에 대응하는 소정의 기가동안 결합콘덴서와 상기 신호처리 회로시스템사이의 노드를 바이어스 전압에 접속시키기 위하여, 및 상기 소정부 이외의 부분에 대응하는 기간동안 상기 바이어스 전압으로부터 상기 노드를 분리시키기 위한 스위칭수단을 더 포함하며 상기 입력신호는 상기 결합콘덴서를 통하여 상기 신호원 회로 시스템으로부터 수신되어, 상기 바이어스 전압을 대략 상기 소망기준전압레벨에 동일하게 설정되는 것을 특징으로 하는 전압레벨 설정회로.
  14. 제11항에 있어서, 상기 입력신호는 영상신호이며 상기 소정부는 상기 영상신호의 동기 신호기간인 것을 특징으로 하는 전압레벨 설정회로.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8801383A 1987-02-13 1988-02-13 Voltage level setting circuit KR930006456B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP?62-31783 1987-02-13
JP62031783A JPH0831781B2 (ja) 1987-02-13 1987-02-13 電圧レベル設定回路
JP62037613A JPS63204975A (ja) 1987-02-20 1987-02-20 信号レベルクランプ回路
JP?62-37613 1987-02-20

Publications (2)

Publication Number Publication Date
KR880010548A true KR880010548A (ko) 1988-10-10
KR930006456B1 KR930006456B1 (en) 1993-07-16

Family

ID=26370299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8801383A KR930006456B1 (en) 1987-02-13 1988-02-13 Voltage level setting circuit

Country Status (4)

Country Link
US (1) US4859871A (ko)
EP (1) EP0280123B1 (ko)
KR (1) KR930006456B1 (ko)
DE (1) DE3870656D1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071864Y2 (ja) * 1988-09-08 1995-01-18 三洋電機株式会社 レベル判別回路
JPH03198089A (ja) * 1989-12-27 1991-08-29 Sharp Corp 液晶表示装置の駆動回路
US5027017A (en) * 1990-01-19 1991-06-25 Rca Licensing Corporation Sync tip clamp circuitry
US5087834A (en) * 1990-03-12 1992-02-11 Texas Instruments Incorporated Buffer circuit including comparison of voltage-shifted references
JP2863597B2 (ja) * 1990-03-30 1999-03-03 株式会社東芝 クランプ回路
US5084700A (en) * 1991-02-04 1992-01-28 Thomson Consumer Electronics, Inc. Signal clamp circuitry for analog-to-digital converters
US5424629A (en) * 1991-04-11 1995-06-13 Matsushita Electric Industrial Co., Ltd. Power circuit for a semiconductor apparatus
US5371552A (en) * 1991-10-31 1994-12-06 North American Philips Corporation Clamping circuit with offset compensation for analog-to-digital converters
KR950007463B1 (ko) * 1992-11-27 1995-07-11 삼정전자 주식회사 스위칭모드 전원공급장치의 전류검출회로
JPH06232744A (ja) 1993-01-29 1994-08-19 Canon Inc 信号処理装置
US5448308A (en) * 1993-02-05 1995-09-05 Thomson Consumer Electronics, Inc. Apparatus for clamping a video signal level
EP0700200A3 (en) * 1994-08-30 1996-07-10 Plessey Semiconductors Ltd Video Synchronization Signal Peak Lockout Circuit
FR2727595A1 (fr) * 1994-11-25 1996-05-31 Sgs Thomson Microelectronics Circuit d'asservissement d'un signal sur une valeur de preference
JP3332737B2 (ja) * 1996-01-31 2002-10-07 キヤノン株式会社 信号処理回路及び液晶表示装置
DE59608558D1 (de) * 1996-01-31 2002-02-14 Micronas Gmbh Videosignal-Klemmschaltung
US5751178A (en) * 1996-12-05 1998-05-12 Motorola, Inc. Apparatus and method for shifting signal levels
FR2757336A1 (fr) * 1996-12-13 1998-06-19 Philips Electronics Nv Circuit d'interface pour camera video
FR2762162A1 (fr) * 1997-04-15 1998-10-16 Philips Electronics Nv Dispositif d'alignement numerique
KR100293523B1 (ko) * 1998-02-25 2001-09-17 구본준, 론 위라하디락사 액정표시장치
FR2832579A1 (fr) * 2001-11-19 2003-05-23 St Microelectronics Sa Dispositif de calibrage pour un etage d'entree video
US6956621B2 (en) 2002-06-05 2005-10-18 Broadcom Corporation High impedance digital full line video clamp
JP2005101870A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 信号調整回路
JP4855704B2 (ja) * 2005-03-31 2012-01-18 株式会社東芝 固体撮像装置
KR102509819B1 (ko) * 2015-11-04 2023-03-14 삼성전자주식회사 신호 처리 장치 및 신호 처리 방법
US11063510B2 (en) * 2019-08-22 2021-07-13 Dialog Semiconductor Inc. Switching power converter with improved power factor correction via feedback signal averaging

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB932173A (en) * 1960-05-23 1963-07-24 Gen Precision Inc Sub-miniature gyro
US4293874A (en) * 1980-02-04 1981-10-06 Zenith Radio Corporation DC Restoration circuit for television receiver
US4371896A (en) * 1981-08-27 1983-02-01 Rca Corporation Stabilized video signal control loop
GB2105547A (en) * 1981-09-11 1983-03-23 Philips Electronic Associated Clamping video signals
JPS58210761A (ja) * 1982-06-01 1983-12-08 Nec Corp クランプ回路
JPS6010880A (ja) * 1983-06-30 1985-01-21 Toshiba Corp デジタルクランプ回路
EP0143600B1 (en) * 1983-11-21 1991-02-20 Nec Corporation A circuit for detecting signal charges transferred in a charge transfer device
JPS60113586A (ja) * 1983-11-24 1985-06-20 Nec Corp クランプ装置
US4644198A (en) * 1984-10-31 1987-02-17 Rca Corporation Signal clamp
US4729026A (en) * 1985-05-21 1988-03-01 Citizen Watch Co., Ltd. Auto-pedestal level clamp circuit

Also Published As

Publication number Publication date
DE3870656D1 (de) 1992-06-11
KR930006456B1 (en) 1993-07-16
US4859871A (en) 1989-08-22
EP0280123A1 (en) 1988-08-31
EP0280123B1 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
KR880010548A (ko) 전압레벨 설정회로
KR850700193A (ko) 다 레벨입력전압 수신용 입력버퍼회로
FI76651B (fi) Samplingskrets.
US4228366A (en) Integrator circuit with limiter
US4024414A (en) Electrical circuit means for detecting the frequency of input signals
EP0547916A2 (en) A voltage regulator control circuit
US4291300A (en) Tracking analog-to-digital converter for AC signals
EP0395387A3 (en) Display drive circuit
US4893036A (en) Differential signal delay circuit
US3031583A (en) Stairstep waveform generator
US3816658A (en) Apparatus for providing sync pulses on a single conductor to a plurality of television cameras
US6124743A (en) Reference voltage generation circuit for comparator
US4584489A (en) Multichannel time-voltage converter
US3546561A (en) Capacitor charge replacement circuit for maintaining a stored voltage
US4554464A (en) Propagation delay generator
JP2585554B2 (ja) 電源装置
US4361786A (en) Apparatus for synchronizing deflection signal generators to the _corresponding synchronization signals in a television system
JPH07105953B2 (ja) バ−ストゲ−トパルス形成回路
SU1013976A1 (ru) Устройство с переменным коэффициентом передачи
SU474816A1 (ru) Релейный операционный усилитель
SU1319256A2 (ru) Генератор пилообразного напр жени
SU1130844A1 (ru) Импульсный стабилизатор напр жени
KR100223861B1 (ko) 액정표시소자의 크로스토크 보상장치
JPH0114729B2 (ko)
SU1191923A1 (ru) Генератор линейно измен ющегос напр жени

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960711

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee