JP2863597B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2863597B2 JP2863597B2 JP2086192A JP8619290A JP2863597B2 JP 2863597 B2 JP2863597 B2 JP 2863597B2 JP 2086192 A JP2086192 A JP 2086192A JP 8619290 A JP8619290 A JP 8619290A JP 2863597 B2 JP2863597 B2 JP 2863597B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- matrix
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/67—Circuits for processing colour signals for matrixing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば映像信号のペデスタルレベルをク
ランプするクランプ回路に関する。
ランプするクランプ回路に関する。
（従来の技術） クランプ回路は、例えば第５図に示すように、信号源
１からの信号に対しICブロック４の入力端子５にカップ
リングとクランプ容量を兼ねた容量２と、容量２からの
信号と基準レベル信号とをクランプパルス期間に比較
し、出力を上記容量２に戻してパルス期間の信号のレベ
ルを基準レベル信号のレベルと同じにする比較回路３と
から構成される。
１からの信号に対しICブロック４の入力端子５にカップ
リングとクランプ容量を兼ねた容量２と、容量２からの
信号と基準レベル信号とをクランプパルス期間に比較
し、出力を上記容量２に戻してパルス期間の信号のレベ
ルを基準レベル信号のレベルと同じにする比較回路３と
から構成される。
このようなクランプ回路のクランプ動作は、信号源１
からの信号が、例えば映像検波されたビデオ信号のよう
に、ペデスタル期間及び同期信号期間に相当する平坦期
間と、交流的に変化する信号期間とから成り、ペデスタ
ル期間に合わせて発生させたクランプパルスの期間に、
容量２を通過した信号と基準レベル信号との比較を行
い、比較出力を容量２に戻すようにする。この結果、容
量２の充放電が、ペデスタル期間のレベルが基準レベル
信号に等しくなるまで続き、クランプ回路の出力とし
て、ペデスタル期間のレベルが基準レベル信号に等しく
された信号が端子１に得られる。
からの信号が、例えば映像検波されたビデオ信号のよう
に、ペデスタル期間及び同期信号期間に相当する平坦期
間と、交流的に変化する信号期間とから成り、ペデスタ
ル期間に合わせて発生させたクランプパルスの期間に、
容量２を通過した信号と基準レベル信号との比較を行
い、比較出力を容量２に戻すようにする。この結果、容
量２の充放電が、ペデスタル期間のレベルが基準レベル
信号に等しくなるまで続き、クランプ回路の出力とし
て、ペデスタル期間のレベルが基準レベル信号に等しく
された信号が端子１に得られる。
信号レベルをクランプする回路は、他の構成でも可能
であるが、第５図の構成によれば、クランプ容量を入力
カップリング容量と兼用することができるので、IC回路
に適したものとなる。
であるが、第５図の構成によれば、クランプ容量を入力
カップリング容量と兼用することができるので、IC回路
に適したものとなる。
ところで、映像信号処理用のICでは、直流の再生が重
要であり、例えば輝度信号と色差信号から原色信号を作
成するマトリクス回路の入力に、クランプ回路が前置さ
れる。
要であり、例えば輝度信号と色差信号から原色信号を作
成するマトリクス回路の入力に、クランプ回路が前置さ
れる。
すなわち第６図は、上記クランプ回路を色差信号Ｂ−
Y,R−Ｙ及び輝度信号用に３回路（容量2a,2b,2c及び比
較回路3a,3b,3c）設け、各入力端子5a,5b,5cからのクラ
ンプ出力をRGBマトリクス回路６に供給して３原色出力G
out,Bout及Routを作成出力する回路である。
Y,R−Ｙ及び輝度信号用に３回路（容量2a,2b,2c及び比
較回路3a,3b,3c）設け、各入力端子5a,5b,5cからのクラ
ンプ出力をRGBマトリクス回路６に供給して３原色出力G
out,Bout及Routを作成出力する回路である。
上記マトリクス回路６は、入力した輝度信号及び色差
信号の平坦期間は維持したまま、信号期間の信号をマト
リクス処理して、３原色信号を出力する。このような構
成によれば、マトリクス回路６への３入力のペデスタル
レベルが全て基準レベル信号に等しくなり、マトリクス
回路６の動作ダイナミックレンジや出力レベルの設定が
容易になる。
信号の平坦期間は維持したまま、信号期間の信号をマト
リクス処理して、３原色信号を出力する。このような構
成によれば、マトリクス回路６への３入力のペデスタル
レベルが全て基準レベル信号に等しくなり、マトリクス
回路６の動作ダイナミックレンジや出力レベルの設定が
容易になる。
しかしながら、第６図の回路は、マトリクス回路６で
発生する各３原色信号Gout,Bout及びRoutのDC誤差はそ
のまま残る。このようなDCずれがあると、γ補正等の非
線形処理をマトリクス回路６の後段で行った場合、正し
い処理を行うことができない。
発生する各３原色信号Gout,Bout及びRoutのDC誤差はそ
のまま残る。このようなDCずれがあると、γ補正等の非
線形処理をマトリクス回路６の後段で行った場合、正し
い処理を行うことができない。
また、第６図の構成の場合、輝度信号Ｙと色差信号Ｂ
−Y,R−Ｙのペデスタルレベルは、それぞれの基準レベ
ル信号を独立に設定することで調整できるが、原色出力
Gout,Bout,Routのペデスタルレベルは独立に調整できな
い。このためには、Ｂ−Y,R−Ｙ及びＹ信号について各
独立に設定した基準レベル信号を全て動かさなければな
らない。このことは、ペデスタルレベルの調整によって
補正特性を調整するγ補正回路の上記調整が難しくな
る。
−Y,R−Ｙのペデスタルレベルは、それぞれの基準レベ
ル信号を独立に設定することで調整できるが、原色出力
Gout,Bout,Routのペデスタルレベルは独立に調整できな
い。このためには、Ｂ−Y,R−Ｙ及びＹ信号について各
独立に設定した基準レベル信号を全て動かさなければな
らない。このことは、ペデスタルレベルの調整によって
補正特性を調整するγ補正回路の上記調整が難しくな
る。
上記の問題を解決するには、マトリクス回路６の出力
でもう一度クランプを行えば良いが、その場合、クラン
プ容量のために、IC端子数が少なくとも３端子増えるこ
とになる。これは端子数が限られたICにおいては得策で
はない。
でもう一度クランプを行えば良いが、その場合、クラン
プ容量のために、IC端子数が少なくとも３端子増えるこ
とになる。これは端子数が限られたICにおいては得策で
はない。
（課題を解決しようとする課題） 以上説明したように、従来のマトリクス回路などの信
号処理回路の前段で各信号のクランプを行う従来の構成
は、処理後の出力のクランプレベルがばらつき、例えば
次段にγ補正処理などの非線形処理回路を設ける場合
は、非線形処理が正しく行われない。また、処理後の信
号のクランプレベルを、次段のためにレベル調整したい
場合、調整操作が煩雑になる。
号処理回路の前段で各信号のクランプを行う従来の構成
は、処理後の出力のクランプレベルがばらつき、例えば
次段にγ補正処理などの非線形処理回路を設ける場合
は、非線形処理が正しく行われない。また、処理後の信
号のクランプレベルを、次段のためにレベル調整したい
場合、調整操作が煩雑になる。
複数の信号をマトリクス処理する場合、処理の前にク
ランプレベルを規制しておく必要があり、処理後の出力
のクランプレベルばらつきについては、再度クランプレ
ベルを設定していた。
ランプレベルを規制しておく必要があり、処理後の出力
のクランプレベルばらつきについては、再度クランプレ
ベルを設定していた。
そこでこの発明は、クランプ回路１つで信号処理回路
の入力におけるクランプレベルと出力におけるクランプ
レベルを規制できるようにしたクランプ回路の提供を目
的とする。
の入力におけるクランプレベルと出力におけるクランプ
レベルを規制できるようにしたクランプ回路の提供を目
的とする。
［発明の効果］ （課題を解決するための手段） 本発明に係るクランプ回路は、平坦レベル期間と交流
的に変化する信号期間とから成る信号のうち交流信号を
通す複数のコンデンサと、前記各コンデンサからの信号
を合成処理するマトリクス信号処理回路と、前記マトリ
クス信号処理回路からのそれぞれの出力の前記平坦期間
の信号レベルを基準レベルと比較する複数の比較回路
と、前記比較回路からのそれぞれの出力に前記マトリク
ス信号処理回路と逆の処理を施し、その出力を前記コン
デンサに戻す逆マトリクス信号処理回路とを具備し、平
坦期間のレベルが、前記基準レベルにクランプされた出
力を前記マトリクス信号処理回路から出力することを特
徴とするものである。
的に変化する信号期間とから成る信号のうち交流信号を
通す複数のコンデンサと、前記各コンデンサからの信号
を合成処理するマトリクス信号処理回路と、前記マトリ
クス信号処理回路からのそれぞれの出力の前記平坦期間
の信号レベルを基準レベルと比較する複数の比較回路
と、前記比較回路からのそれぞれの出力に前記マトリク
ス信号処理回路と逆の処理を施し、その出力を前記コン
デンサに戻す逆マトリクス信号処理回路とを具備し、平
坦期間のレベルが、前記基準レベルにクランプされた出
力を前記マトリクス信号処理回路から出力することを特
徴とするものである。
（作用） このような構成によれば、信号処理回路からの各処理
後の出力に生じるクランプレベルの各誤差分を、信号処
理回路と逆の処理を行う回路を介して信号処理前の各入
力に戻し、各入力についてのクランプ容量を、各出力に
おけるクランプレベルのばらつきに応じて各入力のクラ
ンプ期間におけるレベルが所定の値になるように充放電
している。これによって、各入力におけるクランプ期間
のレベルが出力で生ずるばらつきに応じて修正され、信
号処理後の出力のクランプレベルがばらつくことがな
い。
後の出力に生じるクランプレベルの各誤差分を、信号処
理回路と逆の処理を行う回路を介して信号処理前の各入
力に戻し、各入力についてのクランプ容量を、各出力に
おけるクランプレベルのばらつきに応じて各入力のクラ
ンプ期間におけるレベルが所定の値になるように充放電
している。これによって、各入力におけるクランプ期間
のレベルが出力で生ずるばらつきに応じて修正され、信
号処理後の出力のクランプレベルがばらつくことがな
い。
（実施例） 以下、この発明を図示の実施例によって詳細に説明す
る。
る。
第１図はこの発明に係るクランプ回路の一実施例を示
す構成図である。
す構成図である。
第１図において、第６図と共通の要素には同一の符号
を付し、映像信号処理用ICのように、２つの色差信号と
輝度信号より３原色信号を作成する信号処理回路を例に
している。
を付し、映像信号処理用ICのように、２つの色差信号と
輝度信号より３原色信号を作成する信号処理回路を例に
している。
Ｂ−Ｙ信号の信号源1aは、カップリングとクランプ容
量を兼ねた容量2aを介してIC4の入力端子5aに導入され
る。同様にＲ−Ｙ信号の信号源1b及びＹ信号の信号源1c
は、それぞれ同様の機能の容量2b,2cを介してIC4のそれ
ぞれの入力端子5b,5cに導入されている。入力端子5aか
らの信号は、直接にRGBマトリクス回路６に入力され、
他の入力端子5b,5cからの信号とともにマトリクス処理
される。RGBマトリクス回路６の出力する各原色信号出
力Gout,Bout及びRoutは、次段回路への入力となるとと
もに、クランプ用の比較回路3a,3b及び3cの一方の入力
端子に導かれる。これら比較回路の他方の入力端子に
は、クランプレベルを与える基準レベル信号Vrefが印加
される。また、各比較回路3a〜3cは、クランプパルスが
入力され、クランプ動作期間が制御される。各比較回路
3a〜3cからの出力は、本実施例による逆マトリクス回路
７に入力されている。逆マトリクス回路７は、比較回路
3a〜3cからの各出力を、RGBマトリクス回路６と逆の処
理を行って、RGBマトリクス回路６の各入力に対応した
Ｂ−Ｙ出力、Ｒ−Ｙ出力及びＹ出力を生成し、RGBマト
リクス回路６の各入力に電流出力で戻して、容量2a〜2c
を充放電させている。
量を兼ねた容量2aを介してIC4の入力端子5aに導入され
る。同様にＲ−Ｙ信号の信号源1b及びＹ信号の信号源1c
は、それぞれ同様の機能の容量2b,2cを介してIC4のそれ
ぞれの入力端子5b,5cに導入されている。入力端子5aか
らの信号は、直接にRGBマトリクス回路６に入力され、
他の入力端子5b,5cからの信号とともにマトリクス処理
される。RGBマトリクス回路６の出力する各原色信号出
力Gout,Bout及びRoutは、次段回路への入力となるとと
もに、クランプ用の比較回路3a,3b及び3cの一方の入力
端子に導かれる。これら比較回路の他方の入力端子に
は、クランプレベルを与える基準レベル信号Vrefが印加
される。また、各比較回路3a〜3cは、クランプパルスが
入力され、クランプ動作期間が制御される。各比較回路
3a〜3cからの出力は、本実施例による逆マトリクス回路
７に入力されている。逆マトリクス回路７は、比較回路
3a〜3cからの各出力を、RGBマトリクス回路６と逆の処
理を行って、RGBマトリクス回路６の各入力に対応した
Ｂ−Ｙ出力、Ｒ−Ｙ出力及びＹ出力を生成し、RGBマト
リクス回路６の各入力に電流出力で戻して、容量2a〜2c
を充放電させている。
上記構成によれば、逆マトリクス回路７は、RGBマト
リクス回路６の出力する各原色出力Gout,Bout及びRout
をRGBマトリクス回路６の入力に戻すが、これら原色出
力中には、クランプパルス期間に、RGBマトリクス回路
６中で生じるばらつき分ΔGout,ΔBout及びΔRoutも含
まれている。これらのばらつきΔGout,ΔBout及びΔRou
tは容量2a〜2cによって決まるある時間経過後にはなく
なり、RGBマトリクス回路６の出力する各原色出力Gout,
Bout及びRoutに生じたばらつきがなくなって、原色出力
Gout,Bout及びRoutのクランプレベルを各一致させるこ
とができる。
リクス回路６の出力する各原色出力Gout,Bout及びRout
をRGBマトリクス回路６の入力に戻すが、これら原色出
力中には、クランプパルス期間に、RGBマトリクス回路
６中で生じるばらつき分ΔGout,ΔBout及びΔRoutも含
まれている。これらのばらつきΔGout,ΔBout及びΔRou
tは容量2a〜2cによって決まるある時間経過後にはなく
なり、RGBマトリクス回路６の出力する各原色出力Gout,
Bout及びRoutに生じたばらつきがなくなって、原色出力
Gout,Bout及びRoutのクランプレベルを各一致させるこ
とができる。
クランプレベルは、基準レベル信号Vrefに等しくな
る。
る。
即ち、RGBマトリクス回路６のマトリクスＡを、 逆マトリクス回路７のマトリクスＢを、 とすると、逆マトリクス回路７のマトリクスＢは、Ａの
逆マトリクスを含むので、 但し、Ｋは任意の定数。また、 ここで、Amnは行列式Δにおける要素amnの余因数であ
る。
逆マトリクスを含むので、 但し、Ｋは任意の定数。また、 ここで、Amnは行列式Δにおける要素amnの余因数であ
る。
クランプパルスが入力されているときの基準レベル信
号Vrefに対するRGBマトリクス回路６の出力V0はクラン
プ容量2a〜2cの容量値をＣとすると、 ここで、Ｅは単位マトリクス、Ｓは複素数である。十
分時間が経過したとすると、Ｓ→０なので、 即ち、RGBマトリクス回路６の出力V0は基準電圧レベル
信号Vrefと等しくなる。
号Vrefに対するRGBマトリクス回路６の出力V0はクラン
プ容量2a〜2cの容量値をＣとすると、 ここで、Ｅは単位マトリクス、Ｓは複素数である。十
分時間が経過したとすると、Ｓ→０なので、 即ち、RGBマトリクス回路６の出力V0は基準電圧レベル
信号Vrefと等しくなる。
次に、現実にはマトリクスＢには誤差が有るので、こ
の影響について考える。そこで、逆マトリクスＢを、 Ｂ＝A-1＋ΔA-1 …（６） と置く。ここで、ΔＡ−１は逆マトリクスＢの誤差項を
表すマトリクスである。このときの基準レベル信号Vref
に対するRGBマトリクス回路６の出力V0の伝達関数は、 十分時間が経過したとすると、Ｓ→０なので、 となり、逆マトリクスに誤差が或る場合でもマトリクス
回路６の出力は、正確に基準電圧Vrefに揃うことがわか
る。
の影響について考える。そこで、逆マトリクスＢを、 Ｂ＝A-1＋ΔA-1 …（６） と置く。ここで、ΔＡ−１は逆マトリクスＢの誤差項を
表すマトリクスである。このときの基準レベル信号Vref
に対するRGBマトリクス回路６の出力V0の伝達関数は、 十分時間が経過したとすると、Ｓ→０なので、 となり、逆マトリクスに誤差が或る場合でもマトリクス
回路６の出力は、正確に基準電圧Vrefに揃うことがわか
る。
第２図〜第４図に第１図に示した構成の具体回路を示
す。
す。
第２図はRGBマトリクス回路６を示す。各トランジス
タQ1,Q6,Q11は、それぞれ端子5a〜5cからのＢ−Y,R−Ｙ
及びＹ信号をベースよりエミッタを導出するエミッタフ
ォロワである。各トランジスタQ1,Q6及びQ11に対応した
差動増幅トランジスタQ2,Q3,Q7,Q8及びQ12,Q13は、それ
ぞれNTSC方式の伝送方程式に基づき所定比率の色差信号
Ｂ−Ｙ及びＲ−Ｙと輝度信号Ｙを形成し、これらを合成
して原色出力Goutを作成している。逆マトリクス回路７
からの各Ｂ−Ｙ信号,R−Ｙ信号及び輝度信号Ｙは、それ
ぞれこれらトランジスタQ1,Q6及びQ11のベースに入力し
ている。トランジスタQ4,Q5はＢ−Ｙ信号を出力し、ト
ランジスタQ14,Q15は輝度信号Ｙを出力している。これ
らの出力は合成されて原色出力Boutとなる。トランジス
タQ9,Q10はＲ−Ｙ信号を出力し、トランジスタQ16,Q17
はＹ信号を出力している。これらの出力は合成されて原
色出力Routとなる。また、各差動増幅トランジスタQ2,Q
3、Q4,Q5、Q7,Q8、Q9,Q10、Q12,Q13、Q14,Q15、Q16,17
は、それぞれエミッタ抵抗R11、R21、R12、R22、R13、R
23、R33を接続し、各原色出力Gout,Bout,Routが合成さ
れる経路には、それぞれ電源端子＋Ｂ間に、負荷抵抗R1
〜R3と電流減I18〜I20の並列接続を接続してある。更
に、第２図の回路は、直流動作点を定める電流減I1〜I1
7がある。
タQ1,Q6,Q11は、それぞれ端子5a〜5cからのＢ−Y,R−Ｙ
及びＹ信号をベースよりエミッタを導出するエミッタフ
ォロワである。各トランジスタQ1,Q6及びQ11に対応した
差動増幅トランジスタQ2,Q3,Q7,Q8及びQ12,Q13は、それ
ぞれNTSC方式の伝送方程式に基づき所定比率の色差信号
Ｂ−Ｙ及びＲ−Ｙと輝度信号Ｙを形成し、これらを合成
して原色出力Goutを作成している。逆マトリクス回路７
からの各Ｂ−Ｙ信号,R−Ｙ信号及び輝度信号Ｙは、それ
ぞれこれらトランジスタQ1,Q6及びQ11のベースに入力し
ている。トランジスタQ4,Q5はＢ−Ｙ信号を出力し、ト
ランジスタQ14,Q15は輝度信号Ｙを出力している。これ
らの出力は合成されて原色出力Boutとなる。トランジス
タQ9,Q10はＲ−Ｙ信号を出力し、トランジスタQ16,Q17
はＹ信号を出力している。これらの出力は合成されて原
色出力Routとなる。また、各差動増幅トランジスタQ2,Q
3、Q4,Q5、Q7,Q8、Q9,Q10、Q12,Q13、Q14,Q15、Q16,17
は、それぞれエミッタ抵抗R11、R21、R12、R22、R13、R
23、R33を接続し、各原色出力Gout,Bout,Routが合成さ
れる経路には、それぞれ電源端子＋Ｂ間に、負荷抵抗R1
〜R3と電流減I18〜I20の並列接続を接続してある。更
に、第２図の回路は、直流動作点を定める電流減I1〜I1
7がある。
上記構成において、NTSC方式による輝度信号Ｙの伝送
方程式は、 Ｙ＝0.3R＋0.59G＋0.11B であるので、マトリクス式は次の様になる。
方程式は、 Ｙ＝0.3R＋0.59G＋0.11B であるので、マトリクス式は次の様になる。
各エミッタ抵抗R11,R21,R12,R22、及びR13,R23,R33
は、上記マトリクス式に対応して設定されている。すな
わち、各差動トランジスタQ2,Q3〜Q16,Q17の電流利得
は、トランジスタのエミッタ微分抵抗reを無視し負荷抵
抗R1〜R3が等しいとすると、エミッタ抵抗R11〜R33の逆
数に比例するので、各エミッタ抵抗R11〜R33の値R
mnは、 Rmn＝K/amn とすればよい。ここで、Ｋは任意の定数である。また、
amnは式（１）のマトリクスの要素である。また、電流
の符号は差動増幅トランジスタの２つのコレクタ電流の
どちらか一方を選択すればよい。例えば、トランジスタ
Q2,Q3からなる差動回路の場合、Q2のコレクタ電流の符
号は−で、Q3のコレクタ電流は＋である。
は、上記マトリクス式に対応して設定されている。すな
わち、各差動トランジスタQ2,Q3〜Q16,Q17の電流利得
は、トランジスタのエミッタ微分抵抗reを無視し負荷抵
抗R1〜R3が等しいとすると、エミッタ抵抗R11〜R33の逆
数に比例するので、各エミッタ抵抗R11〜R33の値R
mnは、 Rmn＝K/amn とすればよい。ここで、Ｋは任意の定数である。また、
amnは式（１）のマトリクスの要素である。また、電流
の符号は差動増幅トランジスタの２つのコレクタ電流の
どちらか一方を選択すればよい。例えば、トランジスタ
Q2,Q3からなる差動回路の場合、Q2のコレクタ電流の符
号は−で、Q3のコレクタ電流は＋である。
第３図は比較回路3a〜3cの具体回路を示す。比較回路
3a〜3cは、各同一構成となるので、例えば原色出力Rout
の比較回路3cを示す。
3a〜3cは、各同一構成となるので、例えば原色出力Rout
の比較回路3cを示す。
RGBマトリクス回路６から得られる原色出力Routは、
トランジスタQ21のベースに入力され、このトランジス
タQ21と差動増幅動作するトランジスタQ22のベースに基
準レベル信号Vrefが導かれている。トランジスタQ23,Q2
4は、トランジスタ21,Q22からのRoutとVrefの差分を電
流出力する。トランジスタQ21とQ22のエミッタ結合点に
接続されたトランジスタQ25は、クランプパルスによっ
て動作し、クランプパルスが入力された時だけ、Routと
Vrefの出力を比較するようにしている。
トランジスタQ21のベースに入力され、このトランジス
タQ21と差動増幅動作するトランジスタQ22のベースに基
準レベル信号Vrefが導かれている。トランジスタQ23,Q2
4は、トランジスタ21,Q22からのRoutとVrefの差分を電
流出力する。トランジスタQ21とQ22のエミッタ結合点に
接続されたトランジスタQ25は、クランプパルスによっ
て動作し、クランプパルスが入力された時だけ、Routと
Vrefの出力を比較するようにしている。
第４図は逆マトリクス回路７の具体回路を示す。トラ
ンジスタQ41〜Q44及びQ53,Q54がＢ−Ｙ信号を出力し、
トランジスタQ45〜Q48及びQ55,Q56がＲ−Ｙ信号を出力
し、トランジスタQ49〜Q52及びQ57,Q58がＹ信号を出力
している。例えばＢ−Ｙ信号の系において、トランジス
タQ41,Q42とQ53,Q54はそれぞれベース接地回路であると
ともに、Q41,Q53と、Q42,Q54とは、それぞれカスケード
接続されている。そして、Q41とQ42のベースにバイアス
電圧ＶBが印加され、Q53,Q54のベースにクランプパルス
が印加され、Q41とQ53のエミッタコレクタ接続点に各比
較回路3a,3cからの出力がそれぞれR111,R113を介して印
加され、Q42とQ54のエミッタコレクタ接続点に、、比較
回路3bからの出力が抵抗R112を介して印加されている。
トランジスタQ43,Q44は、トランジスタQ41,Q42からのコ
レクタ出力を電流形式で出力する回路である。
ンジスタQ41〜Q44及びQ53,Q54がＢ−Ｙ信号を出力し、
トランジスタQ45〜Q48及びQ55,Q56がＲ−Ｙ信号を出力
し、トランジスタQ49〜Q52及びQ57,Q58がＹ信号を出力
している。例えばＢ−Ｙ信号の系において、トランジス
タQ41,Q42とQ53,Q54はそれぞれベース接地回路であると
ともに、Q41,Q53と、Q42,Q54とは、それぞれカスケード
接続されている。そして、Q41とQ42のベースにバイアス
電圧ＶBが印加され、Q53,Q54のベースにクランプパルス
が印加され、Q41とQ53のエミッタコレクタ接続点に各比
較回路3a,3cからの出力がそれぞれR111,R113を介して印
加され、Q42とQ54のエミッタコレクタ接続点に、、比較
回路3bからの出力が抵抗R112を介して印加されている。
トランジスタQ43,Q44は、トランジスタQ41,Q42からのコ
レクタ出力を電流形式で出力する回路である。
なお、Ｒ−Ｙの経路は、カスケード接続されているベ
ース接地トランジスタQ45,Q55のエミッタコレクタ接続
点に抵抗R121,R122を介して比較回路3a,3bからの出力が
印加され、カスケード接続されるトランジスタQ46,Q56
のエミッタコレクタ接続点に抵抗R123を介して比較回路
3cからの出力が印加される。また、Ｙ信号の経路は、カ
スケード接続されるトランジスタQ50とQ58のエミッタコ
レクタ接続点にそれぞれ抵抗R131,R132,R133を介して比
較回路3a〜3cからの出力が印加される。
ース接地トランジスタQ45,Q55のエミッタコレクタ接続
点に抵抗R121,R122を介して比較回路3a,3bからの出力が
印加され、カスケード接続されるトランジスタQ46,Q56
のエミッタコレクタ接続点に抵抗R123を介して比較回路
3cからの出力が印加される。また、Ｙ信号の経路は、カ
スケード接続されるトランジスタQ50とQ58のエミッタコ
レクタ接続点にそれぞれ抵抗R131,R132,R133を介して比
較回路3a〜3cからの出力が印加される。
このような逆マトリクス回路７は、クランプパルス期
間に例えばトランジスタQ53,Q54がONすることで、トラ
ンジスタQ41,Q42のエミッタ抵抗が低インピーダンスに
なる。これにより、各比較回路3a〜3cからの比較出力は
電流加算され、トランジスタQ43より出力される。
間に例えばトランジスタQ53,Q54がONすることで、トラ
ンジスタQ41,Q42のエミッタ抵抗が低インピーダンスに
なる。これにより、各比較回路3a〜3cからの比較出力は
電流加算され、トランジスタQ43より出力される。
このベース接地回路への入力電流は、各比較回路3a〜
3cの出力電圧R111〜R133で配分している。この配分は式
（９）の逆マトリクスで与えられ、 となる。従って、各抵抗R1mnは R1mn＝L/bmn とすればよい。ここで、Ｌは任意の定数。bmnは式
（２）の要素である。尚、Ｌは行要素毎に変えてもよ
い。また、符号はベース接地回路の２つのエミッタのど
ちらかを選択すればよい。例えば、Q41のエミッタに入
力すれば−、Q42であれば＋である。
3cの出力電圧R111〜R133で配分している。この配分は式
（９）の逆マトリクスで与えられ、 となる。従って、各抵抗R1mnは R1mn＝L/bmn とすればよい。ここで、Ｌは任意の定数。bmnは式
（２）の要素である。尚、Ｌは行要素毎に変えてもよ
い。また、符号はベース接地回路の２つのエミッタのど
ちらかを選択すればよい。例えば、Q41のエミッタに入
力すれば−、Q42であれば＋である。
以上により比較回路3a〜3cからの出力が合成され、こ
れらの合成電流をRGBマリクス回路６の入力側に接続し
た容量2a〜2cに帰還させることで、RGBマトリクス回路
６の原色出力の直流レベルを基準信号レベルに正確に合
わせることができる。
れらの合成電流をRGBマリクス回路６の入力側に接続し
た容量2a〜2cに帰還させることで、RGBマトリクス回路
６の原色出力の直流レベルを基準信号レベルに正確に合
わせることができる。
以上、具体的な回路例を元に説明したが、この発明は
これに限定されるわけでなく、他の種々の回路による実
現が可能である。例えば、マトリクス回路は電流合成で
行ったが、電圧による合成でもよい。また、比較回路は
電流出力としたが、電圧出力でもよい。この他、極性や
NPNトランジスタとPNPトランジスタの逆構成や組合せと
したりするなどの変形も全てこの発明に含まれる。
これに限定されるわけでなく、他の種々の回路による実
現が可能である。例えば、マトリクス回路は電流合成で
行ったが、電圧による合成でもよい。また、比較回路は
電流出力としたが、電圧出力でもよい。この他、極性や
NPNトランジスタとPNPトランジスタの逆構成や組合せと
したりするなどの変形も全てこの発明に含まれる。
また、以上は基準電圧Vrefを各比較回路の共通基準電
圧として述べたが、必ずしもその必要は無く、各々任意
の基準電圧を用いても良い。これらにより、各々の基準
電圧を制御することで、回路の出力レベルを任意に調整
することが出来る。
圧として述べたが、必ずしもその必要は無く、各々任意
の基準電圧を用いても良い。これらにより、各々の基準
電圧を制御することで、回路の出力レベルを任意に調整
することが出来る。
また、３×３のマトリクスについて説明してきたが、
これに限定されるわけでなく、種々のマトリクスに対し
ても同様に適用できる。
これに限定されるわけでなく、種々のマトリクスに対し
ても同様に適用できる。
要するに、誤差の検出をマトリクス回路の後に行い、
帰還をマトリクス回路の逆マトリクスを持つマトリクス
回路を介して、マトリクス処理前の入力容量に対して行
ったものは全てこの発明に含まれる。
帰還をマトリクス回路の逆マトリクスを持つマトリクス
回路を介して、マトリクス処理前の入力容量に対して行
ったものは全てこの発明に含まれる。
［発明の効果］ 以上述べたようにこの発明によれば、マトリクス処理
の前後で、各信号のクランプレベルを、クランプ処理を
２度行うことなく、所望のレベルに設定することができ
る。
の前後で、各信号のクランプレベルを、クランプ処理を
２度行うことなく、所望のレベルに設定することができ
る。
第１図はこの発明に係るクランプ回路の一実施例を示す
構成図、第２図〜第４図はこの発明の具体的回路を示す
回路図、第５図はクランプ回路の基本構成を示す構成
図、第６図は従来のクランプ回路の一例を示す構成図で
ある。 1a〜1c……信号源、2a〜2c……容量、3a〜3c……比較回
路、４……IC、5a〜5c……入力端子、６……RGBマトリ
クス回路、７……逆マトリクス回路。
構成図、第２図〜第４図はこの発明の具体的回路を示す
回路図、第５図はクランプ回路の基本構成を示す構成
図、第６図は従来のクランプ回路の一例を示す構成図で
ある。 1a〜1c……信号源、2a〜2c……容量、3a〜3c……比較回
路、４……IC、5a〜5c……入力端子、６……RGBマトリ
クス回路、７……逆マトリクス回路。
Claims (1)
- 【請求項１】平坦レベル期間と交流的に変化する信号期
間とから成る信号のうち交流信号を通す複数のコンデン
サと、 前記各コンデンサからの信号を合成処理するマトリクス
信号処理回路と、 前記マトリクス信号処理回路からのそれぞれの出力の前
記平坦期間の信号レベルを基準レベルと比較する複数の
比較回路と、 前記比較回路からのそれぞれの出力に前記マトリクス信
号処理回路と逆の処理を施し、その出力を前記コンデン
サに戻す逆マトリクス信号処理回路とを具備し、 平坦期間のレベルが、前記基準レベルにクランプされた
出力を前記マトリクス信号処理回路から出力することを
特徴とするクランプ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2086192A JP2863597B2 (ja) | 1990-03-30 | 1990-03-30 | クランプ回路 |
| DE69115093T DE69115093T2 (de) | 1990-03-30 | 1991-03-26 | Klemmschaltung. |
| EP91104768A EP0449206B1 (en) | 1990-03-30 | 1991-03-26 | Clamping circuit |
| KR1019910004969A KR940011067B1 (ko) | 1990-03-30 | 1991-03-29 | 클램프 회로 |
| US07/677,329 US5126831A (en) | 1990-03-30 | 1991-03-29 | Clamping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2086192A JP2863597B2 (ja) | 1990-03-30 | 1990-03-30 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03284064A JPH03284064A (ja) | 1991-12-13 |
| JP2863597B2 true JP2863597B2 (ja) | 1999-03-03 |
Family
ID=13879913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2086192A Expired - Fee Related JP2863597B2 (ja) | 1990-03-30 | 1990-03-30 | クランプ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5126831A (ja) |
| EP (1) | EP0449206B1 (ja) |
| JP (1) | JP2863597B2 (ja) |
| KR (1) | KR940011067B1 (ja) |
| DE (1) | DE69115093T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940009719B1 (ko) * | 1990-12-25 | 1994-10-17 | 니뽕 빅터 가부시끼가이샤 | 칼러 프린터의 색 수정 장치 |
| JPH08321970A (ja) * | 1995-05-26 | 1996-12-03 | Nec Corp | テレビジョンカメラ装置の黒レベル補正回路 |
| US6141064A (en) * | 1997-05-08 | 2000-10-31 | Sony Corporation | Luminance signal generation circuit with single clamp in closed loop configuration |
| AU2001286383A1 (en) * | 2000-05-05 | 2001-11-26 | Ruby B. Lee | A method and system for performing permutations with bit permutation instructions |
| JP5578048B2 (ja) * | 2010-11-29 | 2014-08-27 | ミツミ電機株式会社 | 映像信号出力回路 |
| GB201305755D0 (en) | 2013-03-28 | 2013-05-15 | Quanta Fluid Solutions Ltd | Re-Use of a Hemodialysis Cartridge |
| GB201314512D0 (en) | 2013-08-14 | 2013-09-25 | Quanta Fluid Solutions Ltd | Dual Haemodialysis and Haemodiafiltration blood treatment device |
| GB201409796D0 (en) | 2014-06-02 | 2014-07-16 | Quanta Fluid Solutions Ltd | Method of heat sanitization of a haemodialysis water circuit using a calculated dose |
| GB201523104D0 (en) | 2015-12-30 | 2016-02-10 | Quanta Fluid Solutions Ltd | Dialysis machine |
| GB2547214A (en) | 2016-02-10 | 2017-08-16 | Quanta Fluid Solutions Ltd | Membrane pump usage condition detection |
| GB201622119D0 (en) | 2016-12-23 | 2017-02-08 | Quanta Dialysis Tech Ltd | Improved valve leak detection system |
| GB201701740D0 (en) | 2017-02-02 | 2017-03-22 | Quanta Dialysis Tech Ltd | Phased convective operation |
| GB201705273D0 (en) | 2017-03-31 | 2017-05-17 | Quanta Dialysis Tech Ltd | Data storage amd exchange by medical device components |
| GB201710546D0 (en) | 2017-06-30 | 2017-08-16 | Quanta Dialysis Tech Ltd | Dialysis systems, devices and methods |
| USD907211S1 (en) | 2017-09-28 | 2021-01-05 | Quanta Dialysis Technologies Ltd. | Dialysis machine |
| GB2584335A (en) | 2019-05-31 | 2020-12-02 | Quanta Dialysis Technologies Ltd | Source container connector |
| CN111740614B (zh) * | 2020-06-24 | 2024-04-12 | 东北电力大学 | 基于状态空间平均模型的y源双级矩阵变换器分析方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5845230B2 (ja) * | 1977-05-20 | 1983-10-07 | 松下電器産業株式会社 | カラ−テレビジョン受像機の色制御装置 |
| CA1089981A (en) * | 1977-06-29 | 1980-11-18 | Takao Tsuchiya | Clamping circuit for color television signals |
| US4204221A (en) * | 1979-01-31 | 1980-05-20 | Rca Corporation | Predictably biased kinescope driver arrangement in a video signal processing system |
| US4295161A (en) * | 1980-04-21 | 1981-10-13 | Rca Corporation | Keyed noise filter in a television receiver |
| US4554577A (en) * | 1983-12-14 | 1985-11-19 | Rca Corporation | Keyed DC stabilization system with protection from error introduction during vertical sync interval |
| US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
| JP2528873B2 (ja) * | 1987-04-20 | 1996-08-28 | 株式会社日立製作所 | レベル固定回路 |
| JP2508533B2 (ja) * | 1987-06-04 | 1996-06-19 | ソニー株式会社 | 帰還形クランプ回路 |
| US5010395A (en) * | 1988-04-20 | 1991-04-23 | Olympus Optical Co., Ltd. | Solid state imaging apparatus |
-
1990
- 1990-03-30 JP JP2086192A patent/JP2863597B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-26 EP EP91104768A patent/EP0449206B1/en not_active Expired - Lifetime
- 1991-03-26 DE DE69115093T patent/DE69115093T2/de not_active Expired - Fee Related
- 1991-03-29 KR KR1019910004969A patent/KR940011067B1/ko not_active Expired - Fee Related
- 1991-03-29 US US07/677,329 patent/US5126831A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0449206A2 (en) | 1991-10-02 |
| EP0449206B1 (en) | 1995-12-06 |
| EP0449206A3 (en) | 1992-06-03 |
| KR940011067B1 (ko) | 1994-11-22 |
| US5126831A (en) | 1992-06-30 |
| KR910017836A (ko) | 1991-11-05 |
| DE69115093T2 (de) | 1996-05-15 |
| JPH03284064A (ja) | 1991-12-13 |
| DE69115093D1 (de) | 1996-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863597B2 (ja) | クランプ回路 | |
| CA1049648A (en) | Electronic signal mixer | |
| US4150309A (en) | Transistor circuit having a plurality of constant current sources | |
| US5357279A (en) | Automatic knee control circuit | |
| KR950006235B1 (ko) | 텔레비젼 수상기용 명도 제어회로 | |
| EP0086958B1 (en) | A gamma correction circuit | |
| US4086615A (en) | Method and apparatus for the gamma correction of video signals | |
| EP0074081B1 (en) | Signal processing unit | |
| US4502079A (en) | Signal sampling network with reduced offset error | |
| US5182497A (en) | Cathode clamping circuit apparatus with digital control | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| JP2740211B2 (ja) | 映像信号補正回路 | |
| US5606339A (en) | Method and apparatus for controlling the color saturation of a color monitor | |
| KR100248930B1 (ko) | 신호레벨 제어회로 | |
| US4346400A (en) | Matrix circuits | |
| US5148055A (en) | Holding circuit for providing a large time constant by using a base current to charge the capacitor | |
| JPH0391375A (ja) | 非線形増幅器 | |
| JP2756892B2 (ja) | 色差信号マトリクス回路 | |
| KR100209901B1 (ko) | 가변감마보정회로 | |
| JP3035929B2 (ja) | テレビジョンカメラの映像信号出力回路 | |
| KR920002001Y1 (ko) | 직결합 (r-y) 및 (b-y) 매트릭스 증폭기 | |
| JPH03291571A (ja) | 最大値出力回路及び最小値出力回路 | |
| JPS6322759B2 (ja) | ||
| JPH0614338A (ja) | Ｃｒｔ駆動装置 | |
| JPS5920313B2 (ja) | 直流分再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |