KR920002001Y1 - 직결합 (r-y) 및 (b-y) 매트릭스 증폭기 - Google Patents

직결합 (r-y) 및 (b-y) 매트릭스 증폭기 Download PDF

Info

Publication number
KR920002001Y1
KR920002001Y1 KR2019890009977U KR890009977U KR920002001Y1 KR 920002001 Y1 KR920002001 Y1 KR 920002001Y1 KR 2019890009977 U KR2019890009977 U KR 2019890009977U KR 890009977 U KR890009977 U KR 890009977U KR 920002001 Y1 KR920002001 Y1 KR 920002001Y1
Authority
KR
South Korea
Prior art keywords
signals
matrix
signal
output
resistor
Prior art date
Application number
KR2019890009977U
Other languages
English (en)
Other versions
KR910003679U (ko
Inventor
김학재
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890009977U priority Critical patent/KR920002001Y1/ko
Publication of KR910003679U publication Critical patent/KR910003679U/ko
Application granted granted Critical
Publication of KR920002001Y1 publication Critical patent/KR920002001Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/67—Circuits for processing colour signals for matrixing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/648—Video amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.

Description

직결합 (R-Y) 및 (B-Y) 매트릭스 증폭기
제 1 도는 종래의 회로도.
제 2 도는 본 고안의 실시회로도.
제 3 도는 각 신호의 입출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
1,3,5,7 : 차동증폭부 2,4 : 완충증폭부
6,8 : 매트릭스증폭부 Q1-Q10: 트랜지스터
R1,R2,R3: 저항 C1,C2,C3: 콘덴서
D1,D4: 제너다이오드 VR1,VR2: 가변저항
본 고안은 3관식 및 3판식 비데오 카메라에 있어서, 저항 매트릭스를 통하여 R, G, B 신호를 차동 증폭시켜 안정된 (R-Y) 및 (B-Y) 신호를 얻도록 하는 직결합 (R-Y) 및 (B-Y) 매트릭스 증폭기에 관한 것이다.
즉 본 고안은 비데오 카메라에서 얻어진 R, G, B 영상신호를 이용하여 VCR 및 모니터를 구동시키기 위한 (R-Y) 및 (B-Y) 신호를 합성시키는 직결합 (R-Y) 및 (B-Y) 매트릭스 증폭기에 관한 것이다. 3관식 및 3판식 비데오 카메라의 신호 처리에 있어서, 종래의 휘도신호(Y신호)와 색상신호(C신호)의 혼합 방식은 합성 및 분리 과정에서 신호의 질이 대폭 저하하여 해상도 및 색 재현성에 한계가 있으므로 이를 극복하기 위하여 고화질화를 목적으로 휘도 신호와 색상 신호를 분리하여 (R-Y) 및 (B-Y)로 매트릭스 한 신호를 사용하는 녹화기 및 모니터가 개발되고 있다.
본 고안은 3관식 및 3판식 비데오 카메라에 있어서, R, G, B 원색신호를 이용하여 (R-Y) 및 (B-Y) 신호를 합성시키도록 한 것이다.
일반적으로 NTSC 표준 텔레비젼 방식에서는 사람의 시감특성을 고려하여 제 3 도의 파형도에 도시된 바와 같이 휘도신호를 Y=0.3R+0.59G+0.11B의 비율로 합성하므로 (R-Y) 및 (B-Y) 신호는 다음 수식으로 얻을 수 있다.
R-Y=0.7 R-(0.59 G+0.11 B)
B-Y=0.89 B-(0.59 G+0.3R)
이때 제 3 도의 (a)(b)(c)(d)는 칼라바 상태의 R, G, B채널과 Y신호 출력 파형도이고 제 3 도의 (e)(f)는 칼라바 상태의 (R-Y) 및 (B-Y) 신호 출력을 나타낸 파형도이다.
그리고 R, G, B 비데오 신호를 이용하여 (R-Y) 및 (B-Y) 신호를 얻기 위해서 종래에는 제 1 도에서와 같은 회로도를 사용하였다.
이하 (R-Y) 및 (B-Y) 신호를 얻기 위한 종래의 회로도 구성에 대하여 제 1 도에 의거 설명한다.
종래에는 R, G, B 신호가 저항매트릭스가 연결된 차동증폭부 (1)(3)를 통하여 (R-Y) 및 (B-Y) 신호로 반전증폭되고 이를 완충증폭부(2)(4)에서 완충 증폭시켜 출력되게 차동증폭부 (1)(3)와 완충 증폭부(2)(4)를 분리하여 구성시키므로써 흑레벨의 변동 및 저역 특성의 열화를 초래하는 것이었다.
즉 트랜지스터(Q1)(Q2)(Q3)로 구성된 차동증폭부(1)의 반전 입력으로 매트릭스 저항(R2)(R3)을 통하여 G신호와 B신호를 가산 입력시키고 비반전단자에 매트릭스 저항(R1)을 통하여 R신호를 공급하면 차동증폭기는 반전입력과 비반전 입력의 차를 증폭시키므로 매트릭스 저항(R1)(R2)(R3)을 상기된 R-Y 수식에 따라 설정하면 (R-Y) 신호 출력을 얻을 수 있게 된다.
이때 차동증폭부(1)는 차동 트랜지스터(Q1)(Q2)와 정전류 구동용 트랜지스터(Q3)로 구성되어 있으며 저항(R4)(R5)은 안정화 저항이고 콘덴서(C1)는 주파수 보상용이며 부하 저항인 가변저항(VR1)을 가변시켜 이득을 조정할 수 있다.
그리고 상기된 차동증폭부(1)의 출력인 (R-Y)신호는 직류 전위를 맞추기가 어렵고 출력 임피던스가 높으므로 결합 콘덴서(C2)를 통하여 완충증폭부(2)에서 완충 증폭시켜 직류 전위와 출력 임피던스를 정합시킨 후 출력되게 된다.
이때 완충 증폭부(2)는 바이어스 저항(R10)(R7)으로 고정 바이어스되어 있는 트랜지스터(Q4)를 통하여 결합콘덴서(C2)에 입력된 신호는 완충 증폭되어 출력되게 된다.
그리고 B-Y 신호는 상술한 차동증폭부(1)와 동일 구성의 차동증폭부(3)에서 출력되어 완충 증폭부(4)에서 완충증폭되어 출력된다.
즉 매트릭스 저항(R15)(R16)을 통하여 R신호와 G신호를 차동증폭부(3)의 반전입력 단자에 가산입력시키고 비반전 입력단자에는 매트릭스 저항(R14)을 통하여 B신호를 공급해 주므로써 B-Y 신호를 출력시키게되며 이때의 출력신호는 완충 증폭부(4)에서 완충 증폭되어 출력되게 된다.
그러나 이같은 제 1 도의 회로도에 의거 (R-Y) 및 (B-Y)신호를 얻는 방식에서는 차동증폭부(1)(3)와 완충증폭부(2)(4)가 결합 콘덴서(C2)(C5)를 통하여 결합되어 있으므로 기준 흑레벨이 변동하게 된다.
그러므로 화면 구성에 따라 예를 들어 적색만의 화면일 경우 상기된 (R-Y) 및 (B-Y) 수식과 제 3 도의 (g)(h)에 나타난 파형도에서 알 수 있는 바와 같이 (R-Y) 신호는 양의 값 0.7이며 B-Y 신호는 음의 값 0.3이 된다.
즉 신호의 정의 값과 부의 값의 비율이 변하므로 결합콘덴서(C2)(C5)를 통과한 신호의 직류값이 고정되지 않게 된다.
그리고 저역특성의 열화를 제거할 수 없으며 또한 차동증폭부와 완충증폭부가 개별 구성되어 있으므로 안정도가 낮게 된다.
본 고안의 상기된 바와 같은 종래의 문제점을 해결하기 위하여 차동증폭부와 출력 완충 증폭기를 직결합시키고 전체적인 부궤환 루프를 형성하여 흑레벨 변동을 제거했으며 안정도를 향상시킬 수 있도록 하였다.
또한 출력단에 푸쉬 풀(push-pull) 증폭부를 채용하여 효율 및 미분 이득을 향상 시킬수 있는 것이다.
본 고안은 제 2 도에 도시된 바와 같이 R, G, B 신호 입력을 매트릭스 저항치가 설정된 차동증폭부(5)(7)를 통하여 (R-Y) 및 (B-Y) 신호로 증폭되고 (R-Y) 및 (B-Y) 출력은 차동증폭부(5)(7)에 직결합된 매트릭스 증폭부(6)(8)를 통하여 출력되게 구성된다.
이와 같은 본 고안에서 트랜지스터(Q1)(Q2) 및 저항 (R3-R6)으로 구성된 차동증폭부(5)의 반전 입력에 매트릭스 저항(R1)(R2)을 통하여 G신호와 B신호를 가산 입력하고 비반전 입력에는 매트릭스 저항(R21)을 통해 R신호를 공급하면 차동증폭부(5)에서는 양 입력단자의 차가 증폭되므로 각 매트릭스 저항(R1)(R2)(R27)의 저항치를 알맞게 설정하므로써 상기된 R-Y식을 만족시킬 수 있는 (R-Y)신호 출력을 얻을 수 있게 된다.
그리고 차동증폭부(5)의 (R-Y)신호 출력은 레벨 시프트용 제너다이오드(D1)를 통하여 드라이브용 트랜지스터(Q3)에 공급된다.
드라이브 트랜지스터(Q3)의 에미터측에 연결된 바이어스용 다이오드(D2)(D3) 및 바이어스용 저항(R7)의 양단 전압 하치에 의해 출력 푸시풀 트랜지스터(Q4)(Q5)를 A급 바이어스하며 또한 이 바이어스 전압을 콘덴서(C2)로 안정화 시키게 된다.
따라서 드라이브트랜지스터(Q3)의 부하저항(R8)양단의 전압 강하치는 출력 푸시풀 트랜지스터(Q4)(Q5)를 구동시키게 되는 것으로 제 3 도에서와 같이 정극성 출력은 트랜지스터(Q4)를 구동하고 부극성 출력은 트랜지스터(Q5)를 구동한다.
그리고 매트릭스 증폭부(6)의 출력은 이득 조정용 가변저항(VR2)과 저항(R25)에 의해 적정 분압되어 차동증폭부(5)에 부궤환 되게 되므로 전체적인 회로 동작을 안정화 시키며 또한 이득 조정의 범위도 넓다.
이와 같이 차동증폭부(5)에서 출력된 (R-Y) 신호는 레벨 시프트용 제너다이오드(D1)에 의해 직결된 매트릭스 증폭부(6)의 드라이브 트랜지스터(Q3)를 통하여 출력되게 되며 이러한 트랜지스터(Q3)를 통하여 출력되게 되며 이러한 트랜지스터(Q3)의 출력은 다이오드(D2)(D3)와 저항(R8)에 의하여 푸쉬풀 트랜지스터(Q4)(Q5)의 바이어스를 공급하고 트랜지스터(Q4)(Q5)의 출력은 차동증폭부(5)로 궤환시켜 주어 전체적인 회로 동작을 안정화 시킴과 동시에 이득 조정의 범위를 넓힐 수 있게 된다.
그리고 차동증폭부(5)에 직렬로 매트릭스 증폭부(6)를 구성시켜 주어 기준 흑 레벨의 변동을 없앴으며 또한 출력측에 푸쉬풀 구성을 채택하여 효율 및 미분 이득(Differential Gain)을 향상시킬 수 있는 것이다.
한편 차동증폭부(5)와 동일 구성의 차동증폭부(7)의 비반전입력단자에 매트릭스 저항(R28)을 통하여 B신호를 입력하고 반전 입력 단자에 매트릭스 저항(R13)(R14)을 통하여 G신호와 R신호를 가산 입력시킴으로서 (B-Y)신호를 출력시키게 되고 이러한 (B-Y) 신호 출력은 매트릭스 증폭부(6)와 동일한 구성으로 직결합된 매트릭스 증폭부(8)에 인가되어 최종 (B-Y)신호를 출력시키게 되는 것이다.
이상에서와 같이 본 고안은 (R-Y) 신호와 (B-Y)신호를 출력시키는 차동증폭부에 레벨 시프트용 제너다이오드를 통하여 매트릭스 증폭부를 직결합 구성시킨 것으로 차동증폭부의 신호 출력이 직결합된 매트릭스 증폭부에 인가되므로 기준 흑레벨의 변동이 없으며 안정도가 우수하고 또한 출력측에 푸시풀 구성을 채용하여 효율 및 미분 이득 특성을 향상 시킬 수 있는 것이다.

Claims (2)

  1. R, G, B신호를 (R-Y) 및 (B-Y)신호로 변환시킴에 있어서, R, G, B 영상 신호가 매트릭스 저항을 통해 인가되고 상기 입력된 영상 신호의 차신호를 증폭시키는 차동증폭부(5)(7)와, 상기 차동증폭부(5)(7)의 (R-Y) 및 (B-Y)신호가 레벨 쉬프트용 정전압 소자를 통하여 드라이브 트랜지스터에 인가되고 드라이브 트랜지스터에서 푸쉬풀 출력단의 구동을 제어하는 매트릭스 증폭부(6)(8)로 구성된 직결합 (R-Y) 및 (B-Y) 매트릭스 증폭기.
  2. 제 1 항에 있어서, 차동증폭부(5)(7)의 (R-Y) 및 (B-Y) 신호는 제너다이오드(D1)(D4)를 통하여 드라이브 트랜지스터(Q3)(Q8)에 인가되고 드라이브 트랜지스터(Q3)(Q8)의 출력은 바이어스용 다이오드(D2)(D3)(D5)(D6)와 저항(R8)(R20)을 통하여 푸쉬풀 출력단의 트랜지스터(Q4)(Q5)(Q9)(Q10)의 구동을 제어하며 상기 푸쉬풀 출력단이 가변저항(VR2)(VR4)를 통하여 차동증폭부(5)(7)로 궤환되게 매트릭스 증폭부(6)(8)를 구성시킨 직결합 (R-Y) 및 (B-Y) 매트릭스 증폭기.
KR2019890009977U 1989-07-06 1989-07-06 직결합 (r-y) 및 (b-y) 매트릭스 증폭기 KR920002001Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890009977U KR920002001Y1 (ko) 1989-07-06 1989-07-06 직결합 (r-y) 및 (b-y) 매트릭스 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890009977U KR920002001Y1 (ko) 1989-07-06 1989-07-06 직결합 (r-y) 및 (b-y) 매트릭스 증폭기

Publications (2)

Publication Number Publication Date
KR910003679U KR910003679U (ko) 1991-02-27
KR920002001Y1 true KR920002001Y1 (ko) 1992-03-26

Family

ID=19288084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890009977U KR920002001Y1 (ko) 1989-07-06 1989-07-06 직결합 (r-y) 및 (b-y) 매트릭스 증폭기

Country Status (1)

Country Link
KR (1) KR920002001Y1 (ko)

Also Published As

Publication number Publication date
KR910003679U (ko) 1991-02-27

Similar Documents

Publication Publication Date Title
CA1216665A (en) Non-linear dynamic coring circuit for video signals
JPS6247034B2 (ko)
US4884128A (en) Signal processing apparatus with independent gain control for chrominance and color signals
KR0163764B1 (ko) 신호처리장치
JP2863597B2 (ja) クランプ回路
KR950006235B1 (ko) 텔레비젼 수상기용 명도 제어회로
JPH0851558A (ja) 陰極線管駆動装置
KR920002001Y1 (ko) 직결합 (r-y) 및 (b-y) 매트릭스 증폭기
CA1179054A (en) Signal gain control with dc compensation
US4884140A (en) Vignetting compensating circuit for a video camera
US4489344A (en) Signal processing unit
JP3026222B2 (ja) 非線形増幅器
JPS607871B2 (ja) 信号処理回路
JPS581873B2 (ja) くし形フイルタ回路
JPH0553114B2 (ko)
KR840002257B1 (ko) 점순차촬상출력신호(點順次撮像出力信號)의 신호처리회로
CA1309168C (en) Chroma overload detector using a differential amplifier
SU488364A1 (ru) Корректор цветности цветного видеоконтрольного устройства
KR970006658B1 (ko) 티브이의 휘도 신호 자동 조절 장치
JPH08214322A (ja) テレシネカメラ
JP3271089B2 (ja) テレビジョン装置
JPH057805Y2 (ko)
KR940003513Y1 (ko) 모니터의 화이트 밸런스 보상회로
GB2217139A (en) Auto-master pedestal control circuit
JP3363475B2 (ja) 映像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030227

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee