SU1522289A1

SU1522289A1 - Аналоговое запоминающее устройство

Info

Publication number: SU1522289A1
Application number: SU884386994A
Authority: SU
Inventors: Николай Аркадьевич Красиков; Олег Владимирович Селиванов; Михаил Всеволодович Семенов; Юрий Евгеньевич Семенов
Original assignee: Новосибирский электротехнический институт
Priority date: 1988-03-04
Filing date: 1988-03-04
Publication date: 1989-11-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в измерительных устройствах различного назначени . Цель изобретени - повышение точности устройства. Достигаетс за счет того, что схема включени ключевых элементов 4, 5 на комплементарных транзисторах работает при нулевых потенциалах стока и истока. Это позвол ет скомпенсировать вли ние синфазного напр жени . Накопительный элемент 9 на конденсаторе включен в обратную св зь операционного усилител 8, что уменьшает его токи утечки. 1 ил.

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в измерительных .устройствах различного назначени .

Цель изобретени - повышение точности работы устройства.

На чертеже: доказана схема предлагаемого устройства.

Устройство содержит информацион- ный вход 1, шину 2 нулевого потенциала устройства, вход 3 разрешени ирохозвдени сигнала, первьй и второй ключевые элементы 4,5 не комплемен- тарных транзисторах р- и п-типа про- водимостей, первьй и второй операционные усилители 7,8, накопительный элемент 9 на конденсаторе, информационный выход 10.

Устройство работает следующим образом . ;..: ; .. , .. .;,, :, , / .

В режиме выборки через ВХОД 3 на вход инвертора 6, затвор элемента 4 и стробируЮщий вход усилител 7 подаетс уррвёнь логической едини1р г. На выходе инвертора 6 уровень логического нул : который подаетс на з.атвор элемента 5 и. стробщ ующий вход второго операционного усилител 9. Элементы 4,5 наход тс в состо нии высокой проводимости и. перва . обкладка элемента 9 подключена к шине .2. На второй обкладке элемента 9 усилитель 7 повтор ет напр жение входа 1 с входа 3 на вход инвертора 6, затвор элемента 4 и стробирующий вхо усилител 7 подаетс уровент На выходе инвертора 6 уровень 1, которьй подаетс на затвор элемента 5 и стробирующий вход усилител 8. Элементы 4,5 в состо нии низкой пров димости. Элемент 9 оказываетс включенным в обратную св зь усилител 8 и разр жаетс его входным током и током утечки сток-исток элементов 4,5 Однако за счет того, что на стоках и истоках элементов 4,5 напр жение равно нулю, ток утечки отсутствует. В момент перехода из режима выборки в режим хранени на затворы элементов 4,5 подаетс дифференциальньй си нал управлени , которьгй может через проходные емкости затвор-сток элементов 4,5 изменить напр жение на эле менте 9 Однако за счет того, что

0

5

е

о

50

0

35

40

45

на стоках и истоках элементов 4,5 напр жение равно нулю, происходит полна компенсаци сигнала управлени через емкости затвор-сток и затвор- исток элементов 4,5. Таким образом в устройстве за счет того, что элементы 4,5 работают при нулевых потен-, циалах, ёмкости затвор-сток этих элементов 4,5 при перезар де полностью компенсируютс , что позвол ет устранить ошибку, вносимую сигналом управлени , а элемент 9 включен в обратную св зь усилител 8 что уменьшает ошибку в режиме хранени . В результате суш;ественно, по сравнению с прототипом , повьшена точность работы.

Claims

Формула изобретени

Аналоговое запоминающее устройство, содержащее первьй и второй операдаон- ные усилители, инвертор, первый и второй ключевые элементы на комплементарных транзисторах соответственно р- и п-типа проводимостей, -накопительный элемент на конденсаторе, первый вывод которого подключен к стокам транзисторов ключевых элементов и инвертирующему входу второго Операционного усилител , выход которого вл етс информационным выходом устройства, неинвертирующий вход первого операционного усилител вл етс информационным входом устройства, затвор транзистора первого ключевого элемента подключен к входу инвертора и вл етс входом разрешени прохождени сигнала устройства, затвор транзистора второго ключевого элемента подключён к выходу инвертора, о т- ли чающеес тем, что, с целью повьш1ени точности устройства, второй вывод конденсатора накопительного элемента подключен к инвертирующему входу и выходу первого опера- 1ЩОННОГО усилител , стробирую1щй вход которого подключен к входу инвертора , истоки транзисторов ключевых элементов подключены к шине нулевого потенциала устройства и неин- вертирующёму входу второго операда- онного усилител , стробирующий вход которого подключен к выходу инвертора .