SU1509861A2 - Адаптер канал-канал - Google Patents

Адаптер канал-канал Download PDF

Info

Publication number
SU1509861A2
SU1509861A2 SU884388873A SU4388873A SU1509861A2 SU 1509861 A2 SU1509861 A2 SU 1509861A2 SU 884388873 A SU884388873 A SU 884388873A SU 4388873 A SU4388873 A SU 4388873A SU 1509861 A2 SU1509861 A2 SU 1509861A2
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
semi
adapter
address
adapters
Prior art date
Application number
SU884388873A
Other languages
English (en)
Inventor
Владимир Андреевич Исаенко
Евгения Анатольевна Николаева
Анатолий Анатольевич Самчинский
Борис Григорьевич Шаров
Надежда Николаевна Ерасова
Original Assignee
Предприятие П/Я В-8751
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8751 filed Critical Предприятие П/Я В-8751
Priority to SU884388873A priority Critical patent/SU1509861A2/ru
Application granted granted Critical
Publication of SU1509861A2 publication Critical patent/SU1509861A2/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  ЭВМ в многомашинных вычислительных комплексах. Целью изобретени   вл етс  повышение пропускной способности адаптера при выполнении канальных программ, содержащих несколько команд, за счет сокращени  времени на передачу и анализ байтов состо ни . Сокращение времени достигаетс  путем запрета передачи байтов состо ни  по второй и последующим командам канальной программы, дл  чего в адаптере выходы регистров команд первого и второго полуадаптеров подключены соответственно к выходам узлов управлени  первого и второго полуадаптеров.

Description

1
(61) 1112361
(21)4388873/24-24
(22)03.03.88
(46) 23.09.89. Бюл. № 35 (72) В.А.Исаенко, Е.А.Николаева, А.А.Самчинский, Б.Г.Шаров и Н.Н.Ерасова .(53) 1.81 325 (088.8)
(56)Авторское свидетельство СССР № 1112361, кл. G 06 F 3/04, 1984.
(54) АДАПТЕР КАНАЛ - КАНАЛ
(57)Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  ЭВМ в многомашинных вычислительных комплексах. Целью изобретени   вл етс  повышение пропускной способности адаптера при выполнении канальных программ, содержащих несколько команд, за счет сокращени  времени на передачу и анализ байтов состо ни .Сокращение времени достигаетс  путем запрета передачи байтов состо ни  ло второй и последующим командам канальной программы, дл  чего в адаптере выходы регистров команд первого и второго полуадаптеров подключены соответственно к входам узлов управлени  первого и второго полуадаптеров . 3 ил.
Изобретение относитс  к вычислительной технике, может использоватьс  дл  сопр жени  ЭВМ в многомашинных вычислительных комплексах и  вл етс  усовершенствованием устройства по авт.св. № 1112361.
Целью изобретени   вл етс  повышение пропускной способности адаптера при выполнении канальных программ, содержащих несколько команд, за счет сокращени  времени на передачу и анализ байтов состо ни .
На фиг.1 приведена блок-схема адаптера} на фиг.2 - функциональна  схе- узла управлени  а. на фиг.З - граф-алгоритм работы узла управлени .
Адаптер канал - канал содержит первый 1 и второй 2 полуадаптеры, калздый из которых состоит из узла 3 входных сигналов, регистра 4 команд, дешифратора 5 команд, регистра 6 адреса , узла 7 сравнени  адреса, узла 8 управлени , узла 9 выходных сигна-. лов и регистра 10 байта состо ни , буферный регистр 11, блок 12 сравнени  команд, блок 13 задани  режима, шины 14 и 15 первого и второго информационных входов канала, шины 16 и 17 первого и второго управл ющего входов канала, шины 18 и 19 первого и второго информационных выходов канала и шины 20 и 21 первого и второго управл ющих выходов канала.
Узел 8 (фиг.2) содержит входной мультиплексор 22, посто нную пам ть 23, выходной регистр 24. На фиг. 2 показаны также шина 25 сигналов синхронизации и шина 26 сигналов начальной установки.
Адаптер работает следующим образом.
При выполнении одиночных команд адаптер работает также, как и прототип
ел
00
Од
hj
31509861
(признаком выполнени  одиночных коанд  вл етс  отсутствие указател , цеочки команд в коде команды). Канал (например, первой ЭВМ) выбирает адап- . ер в соответствии с принципами оргаизации ввода - вьшода интерфейса ЕС ВМ. При этом адрес от канала по шиам 14 через узел 3 поступают в узел 7, где сравниваетс  с адресом адапте- ю а, хранимым в регистре 6, Результат сравнени  выдаетс  в узел 8. При сравении адресов узел 8 обеспечивает выачу в канал по шинам 18 через узел 9 выходных сигналов.15
В ответ на полученный адрес канал вводит в адаптер команду. Байт команды по шинам 14 через узел 3 заноситс  в регистр 4 и декодируетс  дешифратором 5. Если поступивша  ко- 20 манда  вл етс  командой обмена, т.е. командой, требующей согласованной команды во втором полуадаптере, узел
8сигналом передает в узел 8 второго
полуадаптера. Второй полуадаптер вы- 25 ходит на св зь с каналом второй ЭВМ и передает ему байт состо ни , формат которого содержит команду, полученную первым полуадаптером. Байт состо ни  передаетс  из регистра 10 через узел Ю
9по шинам 19. Втора  ЭВМ программно анализирует байт состо ни , определ ет кака  ответна  команда должна быть послана в адаптер и посылает эту ответную команду во второй полуадаптер.35 Команда по шинам 15 через узел 3 поступает в регистр 4 второго полуадаптера . Блок 12 сравнивает команды пер вого и второго полуадаптеров. Сигнал соответстви  вырабатываетс  блоком 40 12 при совпадении информации в пол х модификаторов. Если команды соответствуют друг другу (команде записи соответствует команда считывани  с теми же модификаторами), адаптер вьшолн етдз их до завершени . При этом байт информации , полученный из канала, производ щего запись, помещаетс  в буферный регистр 11, а затем передаетс  в канал , производ щий считьшание. „
Узел 8 управлени  вьфабатывает внут- ренние управл ющие сигналы и сигналы на шинах 20(21) линий управлени  абонента в соответствии с кодом команды и сигналом, поступающими от каналов по шинам 16(17) линий управлени  ка- .нала, а также сигналами режима из блока 13.
Отличие предлагаемого адаптера от прототипа заключаетс  в выполнении цепочки команд. Адаптер обеспечивает однократную выдачу байта состо ни ,, в формате которого содержитс  команда , требующа  согласовани  по первой команде цепочки. Дл  этого код каждой команды цепочки, за исключением последней, содержит признак цепочки (ЦК) в разр дах модификаторов.
При выполнении цепочки адаптер работает следующим образом.
Канал, например первый, выбирает адаптер и вводит команду с признаком ЦК в регистр 4 команд. Узел 8 анализирует признаки ЦК собственного и смежного полуадаптеров. Если присутствует признак ЦК собственный (ЦК1) и отсутствует признак смежный (ЦК2), это означает начало цепочки и узел 8 первого полуадаптера устанавливает признак цепочки команд ТЦК, передает в узел 8 второго полуадаптера сигнал по которому последний заносит из регистра 4 первого полуадаптера код команды обмена в регистр 10 второго полуадаптера, затем выходит на св зь с вторым каналом и передает ему байт состо ни , в формате которого содержитс  команда. Втора  ЭВМ вводит ответственную команду, поступающую в регистр 4 второго полуадаптера. Узел 8 второго полуадаптера анализирует признаки ЦК обоих полуадаптеров. На- личие ЦК1 и 2 означает начало цепочки команд во втором полуадаптере и узел 8 устанавливает признак цепочки команд ТЦК. При сравнении кодов команд 12 начинаетс  передача данных через буферный регистр 11 между двум  каналами.
После завершени  передачи данных оба канала ввод т следующие команды цепочки. Узлы 8 анализируют признак ТЦК и, в случае его наличи .не передает в подключенные каналы байтов состо ний, содержащих коды команд, а дожидаютс  согласованной команды в смежном полуадаптере. После получени  согласованной Команды выполн етс  процедура передачи данных. В конце выполнени  каждой команды узлы 8 ана лизируют признаки ЦК в регистрах 4 собственных полуадаптеров, ив случае их отсутстви , сбрасьшают признак ТЦК. Сброс ТЦК свидетельствует об окончании цепочки команд. В дгшьнейшем адагами изображены переходы в состо ние, 15 переходит в состо ние, в младшем названи  сигналов над кружками ознара зр де которого присутствует О
чают, что сигналы формируютс  в этих состо ни х, названи  сигналов над дугами означают, что переход из одного
Например, пусть поле адресов посто нной пам ти 23 представл ет комбинацию 0011, поле адреса входного мульсосто ни  в другое происходит при на- 20 типлексора 22 - 0101. Если на п том личии этого сигнала.входе мультиплексора 22 присутствует
Узел 8 работает следующим образом. входной сигнал (т.е. логическа  1), В исходном состо нии регистр 24 об-- переход осуществл етс  по адресу нулен и на адресных входах 23 посто- 00111, если входной сигнал отсутству-  нной пам ти присутствует нулевой ад- 25 ет - п о адресу 00110. Аналогично ре- рес. После сброса сигнала начальной установки по каждому сигналу синхронизации на шине 25 производитс  анализ сигналов условий, поступающих на .входы мультиплексоров 22, и переход .в очередное состо ние. В каждом состо нии узла 8 на адресный вход 23 посто нной пам ти подключаетс  одна из входных шин узла. Выбор подключаемой шины производитс  в поле формата микрокоманды.

Claims (1)

  1. ализуетс  все остальные условные переходы . Формула изобретени 
    30
    Адаптер канал - канал по авт. св. № 1112361, отличающийс  тем, что с целью повышени  пропускной способности при выполнении канальных программ, содержащих несколь35 ко команд, за счет сокращени  времени на передачу и анализ тактов состо ни  выходы регистров команд первого и вто- го полуадаптеров подключены соответственно к седьмым входам узлов управлеВозможный формат микрокоманды имеет следующий вид:
    АКМ
    АМХ
    УПР
    переходит в состо ние, в младшем
    ра зр де которого присутствует О
    Например, пусть поле адресов посто нной пам ти 23 представл ет комбинацию 0011, поле адреса входного мульвходной сигнал (т.е. логическа  1), переход осуществл етс  по адресу 00111, если входной сигнал отсутству- ет - п о адресу 00110. Аналогично ре-
    ализуетс  все остальные условные переходы . Формула изобретени 
    входной сигнал (т.е. логическа  1), переход осуществл етс  по адресу 00111, если входной сигнал отсутству- ет - п о адресу 00110. Аналогично ре-
    Адаптер канал - канал по авт. св. № 1112361, отличающийс  тем, что с целью повышени  пропускной способности при выполнении канальных программ, содержащих несколько команд, за счет сокращени  времени на передачу и анализ тактов состо ни , выходы регистров команд первого и вто- го полуадаптеров подключены соответственно к седьмым входам узлов управлени  второго и первого полуадаптеров и восьмым входам узлов управлени  первого и второго полуадаптеров.
    Tflft-Л
    АЯР-К-ААРСП-ВВР-К .двр-к
    mp f
    (ВС 0}
    ТРб-А Осоеда- Т9Ж2 PAS-А « Осост
    АМР-А
    Wftr
    гат2
    фиг.
SU884388873A 1988-03-03 1988-03-03 Адаптер канал-канал SU1509861A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884388873A SU1509861A2 (ru) 1988-03-03 1988-03-03 Адаптер канал-канал

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884388873A SU1509861A2 (ru) 1988-03-03 1988-03-03 Адаптер канал-канал

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1112361 Addition

Publications (1)

Publication Number Publication Date
SU1509861A2 true SU1509861A2 (ru) 1989-09-23

Family

ID=21359858

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884388873A SU1509861A2 (ru) 1988-03-03 1988-03-03 Адаптер канал-канал

Country Status (1)

Country Link
SU (1) SU1509861A2 (ru)

Similar Documents

Publication Publication Date Title
US3842405A (en) Communications control unit
US4719622A (en) System bus means for inter-processor communication
US6813732B2 (en) Trace circuit
CN110765058A (zh) Gpio实现spi从机功能方法、系统、设备及介质
US6170027B1 (en) LPC/ISA bridge and its bridging method
KR100230451B1 (ko) 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법
CN113722261A (zh) Spi扩展片选数目和增强读写响应时间灵活性的方法
KR20000022309A (ko) 컴퓨터 시스템내의 동일 버스상에 두 개의 부 디코드 에이전트를 지원하는 방법 및 장치
SU1509861A2 (ru) Адаптер канал-канал
KR100505600B1 (ko) 시어리얼 인터페이스 회로를 구비하는 프로그래머블 마이크로콘트롤러와 이의 데이터 기입 및 독출방법
JP3070926B2 (ja) ハ―ドウェア・ビット・コ―ダ
CN109213710A (zh) 高速串行接口装置与其数据传输方法
SU1259276A1 (ru) Адаптер канал-канал
SU1425694A1 (ru) Адаптер канал-канал
SU728122A2 (ru) Устройство дл сопр жени
SU1594553A1 (ru) Устройство дл сопр жени ЭВМ с внешним абонентом
SU648984A1 (ru) Устройство дл обработки данных переменной длины
SU1049895A2 (ru) Адаптер канал-канал
SU1288706A1 (ru) Устройство дл сопр жени ЭВМ с каналами св зи
RU1798790C (ru) Устройство дл сопр жени вычислительной машины с каналами св зи
RU2084950C1 (ru) Устройство для модификации адреса в цифровой сети
SU1734098A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств
SU943736A1 (ru) Микропрограммна система обработки данных
RU1839258C (ru) Устройство дл сопр жени ЭВМ с магистралью локальной сети
SU1179359A1 (ru) Микропрограммное устройство сопр жени