SU648984A1 - Устройство дл обработки данных переменной длины - Google Patents

Description

СВЯЗИ регистров со схемой обработки (до 7 байтных св зей) коммутатор входа , специальные микропрнказы упрЕ1влсни . Схема однобайтной обработки  вл етс  инородным телом в процессоре, нарушает регул рность структуры, затрудн ет реализацию процессора на больидих интегральных схемах, ухудшает надежность.

Известно также устройство дл  об работки данных, содержащее блок пам ти , арифметическо-логичэское устройство , разбитое на схемы, которые коымутируютс  схемой задани  конфигурации, распределитель слов, св занный с кодовой шиной, блок разбивки секций, распределитель символов, св занный через кодовую шину символа с блоком формировани  сикшолов, который подключен к блоку разбивки секдий 2. В этом, устройстве логическа  обработка выполн етс  также посимвольно, но в обработке ynacTEiyjOT несколько секдий арифметическо-логического устройства. Информаци  из распределител  символов по кодовым шинам символа поступает на блок формировани  символов, который через блок разбивки секций,организует объединение соответствую.щи.х секций арифметического и логического устройства дл  работы с символами, поступающими на эти секции с блока формировани  символов. С этих секций обработанна  информаци  поступает на блок формировани  символов и кодовые шины символов на распределитель символов дл  пересылки ее в нужное устройство процессора и блок пам ти,

Это устройство имеет существенные преимущества перед предьщутцим устройством , так как логическа  обработ™ ка символов производитс  с использованием основного оборудовани , а не на специальном оборудовании. Однако, облада  более высоким коэффициентом использовани  оборудовани , оно не обладает высоким быстродействием, так как обработка производитс  посимвольно , т.е процесс обработки одного слова разбиваетс  на четыре этапа, выполн емых последовательно.

Наиболее близким к изобретению по технической сущности и достигаемому положительному результату  вл етс  устройство дл  обработки данных переменной длины, содержащее блок пам ти J первый вход которого соединен с выхо ; дом арифметико-логического блока, ком

мутатор первый и второй вылоды которого соедииень соотБеаСТВйнно с перовым и вторым входами арифмет ко-ло- гического блока, блок управлени , выход которого соединен с первым входом KDMNQTHTOpa, вторым аходэм блока па- м ти и трет1 им входам арифметико-логического блоквг первую и вторую шины обмена, причем третий вход и первый вькод блока пам ти, первые аход и выход устройства соединены с первой шиной обмена, четвертый ьход и второй выход блока пам ти, вторые вход и выход устройства соединены с вт.о- рой шиной обмена, первьШ и второй входы - вьрсоды комментатора соединены соответственно с первой и второй шинами обмена з.

Однако подусловный формат пересылок значительно снижает быстродействие устройства, так как цикл обращени  в оперативную пам ть обычно в 3-4 раза длительнее внутреннего цикла устройства, т,е, устройство будет простаивать в ожидании информации из пам ти Обращение в пам ть за полным словом выгоднее, так как позвол ет более полно использовать врем  обращени  дл  загрузки оборудовани  обработкой, полученной в предьщущем такте информации.

Наличие байтной обработки символо также значительно снижает быстродей- c-fBHe устройства, вследствие расчла нени  процесса обработки на выполн емые последовательные циклы, Компо- новка информации на входах арифметико-логического блока сводитс  к подключению правого или левого байтов Расширение данной структуры до четырех байтов значительно усложнило бы как аппаратуру коммутатора, так и схемь управлени  имиа

,Цвль изобретени  - повьпиение быстродействи ,. , ..

Достигаетс  это тем, что устройст- во содержит регистрсдвига, узел управлени  сдвигом, блок формировани  параметров сдвигаг регистр маски .и блок формировани  маски, причем пер™ вые аходы блока формировани  параметров сдвига и-регистра маски соединены с первой шиной обмена, вторые входы блока формировани  параметров сдвига и регистра маскй соединены с второй шиной обмена, первый вход и выход блока формировашш маска cosw динены соответственно с выходом ре гистра маски и с вторым аходом ком мутатора, вьсход блока формировани  параметров сдвига соединен с первым входом узла управлени  сдвигом, выход торого соединен с входом регистра сдвиг первый и второй входы - выходы которог соединены соответственно с первой и второй шинами обмена, а вторые входы блока формировани  маски и узла управ лени  сдвигом и третьи входы блока формировани  параметров сдвига и регистра сдвига соединены с выходом блока управлени . На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - пример расположени  данных переменной длины в оперативной пам ти ЦВМ. Устройства дл  обработки данных переменной длины содержит арифметико логический блок 1 с выходом 2, блок пам ти 3, коммутатор 4, первую шину обмена 5, вторую шину обмена 6, регистр сдвига 7, входы 8,9, выходы Ю 11, блок 12 формировани  параметров сдвига, регистр маски 13, блок 14 формировани  маски, узел 15 управлени сдвигом, блок управлени  16, входывыходы 17, 18 коммутатора, входывыходы 19, 20 регистра сдвига. Данные переменной длины, могут быть расположены следующим образом (см. фиг. 2): 21 - первое слово операнда , 22 - первый байт пол  данных, 23 - лишние байты, 24 - последнее слово операнда, 25 - последние байты пол  данных, 26 - второй операнд, коды 00, 01, 10, 11 - коды байтов. Адресуемой единицей информации в оперативной пам ти ЦВМ  вл етс  байт группа двоичных разр дов, сопровождае ма  контрольным разр дом. Одно слово оперативной пам ти содержит четыре байта, причем, поле данных может начинатьс  и заканчиватьс  на любом бай те в пределах слова. При обращении за операндами информаци  извлекаетс  из пам ти целыми словами, и,если операнд начинаетс  (или заканчиваетс ) в пределах данного слова, то в устройство обработки поступают как нужные байты так и лишние байты, относ шиес  к другим операци м (см. фиг. 2). Поле данных определ етс , например адресом первого байта пол  и его дли ной (количеством байтов в поле), либо адресом первого и последнего байтов пол . При любом виде адресадии фигурирует пон тие адрес байта. Адрес байта складываетс  из адреса слова пам ти и позиции байта внутри слова (кода байта) и определ етс  выражением АБ АС+КБ, где АБ - адрес байта; АС - адрес слова; КБ - код байта. Как правило, при обращении в пам ть за словом последний компонент адреса (КБ) игнорируетс . Код байта может прин ть численное значение СО, 01, 1О и 11, определ   соответственно первый, второй, третий и четвертый байты в слове. Коды байтов показаны на фиг. 2. В этом примере код крайнего левого байта первого операнда будет 01, код крайнего правого байта того же операнда будет также 01, код крайнего левого байта второго опера1ща 10, а его крайнего правого байта ОО. Очевидно, что перед послов Jй обработкой операвдов, они должны быть расположены так, чтобы соответствующие байты операндов занимали одноименные позиции в слове, т.е. операнды должны быть выравнены. Большинс-пво систем команд современных ЭВМ указывают только адреса исходных операвдов , определ   адрес записи результата косвенно. Например, в системе команд ЕС ЭВМ результат должен быть записан по адресу первого операнда , т.е. зан ть его место в пам ти после обработки. Поэтому выравнивать один операвд по другому, например , по первому, чтобы результат оказалс  автоматически в той позиции, в которой он должен быть записан в пам ть. Как видно из фиг. 2, процесс выравнивани  может быть осуществлен путем сдвига вправо всех байтов одного операнда до тех пор, пока крайний правый байт этого операнда не займет позицию крайнего правого байта другого операнда при выравнивании по правой границе или аналогичным процессом сдвига влево при выравнивании по левой границе, причем величина сдвига определ етс  разностью кодов байтов, а направление - их взаимным расположением , Устройство работает следующим образом . Адреса данных, например адреса райних правых байтов обоих операндов. 6 назьшаютс  из блока пам ти 3 на шнну обмена 5 и на шину обмена 6. Входы блока 12 параметров сдвига и регистра масЕи 13 подключены к тем разр дам шин обмена 5 и 6, куда поступают коды байтов (КБ) при пересьшке адресов по шинам обмена. По сигналу из блока управлени  16 упом нутые коды байтов принимаютс  в блок 12 формирований параметров сдвига, где по взаимному расположению операндов и разности меж ду кодами 6afiTOB вычисл етс  параметр сдвига и его направление согласно табл. 1. По сигналу из блока управлени  16 параметр сдвига, опре дел ющий направление сдвига и его величину, подаетс  на узел 15 управлени  сдвигом, где хранитс  до конца обработки . Параметр сдвига вычисл етс  относительно одного из адресов, напри- мер адреса, вызываемого на шину обмена 5. При вьфавнивании по первому операнду его адрес вызываетс  на шину обмена 5, а адр ; выравниваемого операнда на шнну обмена 6. Следует отмктить , что при выравнивании по правой границе на шины обмена 5, 6 подаютс -адреса крайних правых байтов, а при выравнивании по левой границе (например , дл  операции сравнени ) на шины обмена 5, 6 подаютс  адреса крайних левых байтов. Адрес второго операнда по одному из выходов, например 11, поступает в пам ть ЦВМ (на фиг. 1 не показана) Извлеченное из пам ти ЦВМ слово поступает на шины обмена 5, 6 по входу, например 8, и записываетс  в блок пам ти 3. Адрес продвигаетс  на величину , равную количеству байтов в слове, и производитс  новый Запрос за следую шим словом данных. Полученное из па м ти ЦВМ слово вместе со словом, полученным в предьщу цем такте, вызывае с  на шины обмена 5 и 6, эти два слова сдвигаютс  на регистре сдвига 7 по сигналам из узла 15 управлени  сдвигом , который вырабатывает последовательность сигналов дл  обеспечени  нужного сдвига, согласно зафиксированного параметра сдвига. Результат сдвига записываетс  в блок пакадти 3, Тем временем производитс  обращение за следующим словом и т,д. пока все поле второго операнда не будет извлечено из пам ти, выравнено пи первому операнду и расположено в блоке пам ти 3. Если длинный операнд не помещаетс  в бло48 е пам ти 3, выравнивание может быть ыполнено по част м По окончании извлечени  из пам ти ВМ и выравнивани  второго операнда ачинаетс  извлечение из пам ти ЦВМ ервого операнда по словам Полученное из ЦВМ по одноу из аходов 18 или 19 слово первого операнда вызываетс  на одну из шин обмена, например 5, а на шину обмена 6 из блока пам ти 3 вызываетс  соответствующее ему слово второго операнда. Блоком управлени  16 арифметико-логического блока 1 задаетс  вид выполн емой операции Через коммутатор 4 операнды с шин обмена 5 и 6 поступаю-т на входы арифметикологического блока 1, который преобра зует операнды, согласно заданной блоком управлени  16 функции. Результат преобразовани  с выхода 2 арифметикологического блока 1 записываетс  в блок пам ти Зо Дл  того, чтобы в преобразовани х не участвовала лишн   информаци , извлеченна  из пам ти ЦВМ вместе с нужной в составе одного слова оперативной пам ти, на поступаюшую через коммутатор 4 информацию накладываетс  байтна  маска. Выработка байтной маски производитс  блоком 14 формировани  маски в зависимости от кодов, присутствующих на регистре маски 13. Наложение маски на информацию производитс  путем логического умножени  (функци  И)дан ных, передаваемых по шинам обмена 5 и 6, и маскирующей информации, вырабатываемой блоком 14 формировани  маски. Операци  наложени  маски осушествл етс  коммутатором 4 по сигналу из блока управлени  16, Виды масок приведены в табЛо 2. Как видно из таблицы примен ютс  три класса масок,. Первый класс задаетс  кодом 00 на шине обмена 6. Маска предназначена дл  освобождени  от лишней информации слева от обрабатываемого пол . Вид маски определ етс  кодом Kpaiinero левого байта операнда , поступшозцего ма регистр маски 13с шины обмена 5, Второй класс масок задаетс  кодом 10 на шине обмена 6 и предназначен дл  освобождени  от лишней информации справа от обрабатываемого пол , Вид маски определ етс  кодом крайнего правого байта операнда. Третий класс масок предназначен дл  выделени  левой части одного операнда , выход щей за пределы другого опе ранда, если длина операндов разна , Вьщ ленна  часть операнда анализируетс  на чимость. Класс масок задаетс  кодом 01, а вид маски - кодом крайнего левого байта более короткого операнда Возможности байтного маскировани  не исчерпываютс  приведенными примерами . Дл  простоты здесь рассмотрено применение первого и второго класса масок. Загрузка регистра маски 13 произ водитс  в процессе пересылки адреса операнда по шине обмена 5, В это врем  на шину обмена 6 вызываетс  код, соответствующий тому или иному классу масок. Наложение масок на пе редаваемую по шинам обмена 5, 6 информацию осуществл етс  по сигналам из блока управлени  16 в момент пере дачи по шинам обмена 5, 6 крайних правых и крайних левых слов операнда. Таким образом, поступивша  из пам ти

Таблица 1 llBAl лишн   информаци  но участвует в обработке. Результат обработки из блока пам ти 3 записываетс  в пам ть ЦВМ, Предлагаемое устройство имеет значительно большее быстродействие, чем известное, так как обработка данных осушествл етс  целыми словами, а не байтами. Как было указано выше, внутренний цикл процессора 5 3-4 раза меньше цикла оперативной пам ти, По этому процесс выравнивани  одного операвда по другому операнду не требу ет дополнительного времени, так как производитс  на фоне выборки очередного слова. Первое слово второго oncpaisда выравннваетс  во выборки второго, второе слово выравниваетс  во врем  выборки третьего и ТоД. Выравнивапиз последнего слова второго операвда производитс  во врем  выборки первого слова первого операнда. Действие над первыми словами операндов производитс  во врем  выборки второго слова первого операнда н Тсй,

о 1 о 1 о 1 о 1

Нет сдвига Вправо на .1 байт Вправо на 2 байта Вправо на 3 6aiiTa Влево на 1 байт Нет сдвига Вправо на 1 байт Вправо на 2 байта

о 1 о 1 о 1 о 1 Влево на 2 байта Влево на 1 байт Нет сдвига Вправо на 1 байт Ekte-Bo на 3 байта Влево на 2 байта на 1 байт Нет сдвига

II Формупа изобретени  Устройство дл  обработки данньос переменной длийы, содержащее блок nsMSiTH, первый вход которого соад1шен с выходом а{5ифмвтнко-логического бло- KBj коммутатор, первый и второй выхоAbs которого соединены соответственно с первым и вторым ьходами арифметико-логического блока, блок управлени , вь5ход которого соединен с первым входом комк утатора, вторым входом бло ка пам ти и третьим аходом арифметико логического блока, первую и вторую ши ны обмена, причем третий вход и первый выход блока пам ти, первые вход и устройства соединены с первой шиной обмена, четвертый вход и второй выход блока пам ти, вторые вход и вьосод устройстве соединены с второй шиной обмена, первый и второй входы-выходы коммутатора соединены соответственно с первой- и второй шинами обмена, о Тл и ч а ю т. е е с  теМг что, с аелью повышени  быстро-действк  оно содержит регистр сдвига узел управлени  сдвигом, блок формирований параметров сдвига регистр маски н блок формировани  маски, причем первые входы блока формировани  пара

12

648984

Таблица 2 метров сдвига и регистра маскн соединены с первой щиной обмена, вторые входы блока; формировани  параметров сдвига и регистра маски соединены с второй шиной обмена, первый вход и выход блока формировани  маски соединены соответственно с выходом регистра маски и с вторым аходом коммутатора, выход блока формировани  параметров сдвига соединен с первым входом узла управлени  сдвигом, выход которого соединен с входом регистра сдвига, и второй &ходы выходы которого соединены соответственно с первой и второй шинами обмена, а вторые входы блока формировани  маски и узла уйраБ лени  сдвигом и третьи входы блока формировани  параметров сдвига и регистра сдвига соединены с выходом блокауправлени . Источники информации, прин тые во внимание при экспертизе 1е X асе он С, Mикpoпpoгpaм шoe управление, вьш. 2, М., Мир, 1974, Се 158-162. 2. Авторское свидетельство СССР № 30S477, кл. G 06 F 9/00, 1971. За Флорес А. Организаци  вычисли- i телькых машин, ,М., Мир, 1972, с, 391, рис, 10.5Л,