SU1506525A1 - Random process generator - Google Patents
Random process generator Download PDFInfo
- Publication number
- SU1506525A1 SU1506525A1 SU884362506A SU4362506A SU1506525A1 SU 1506525 A1 SU1506525 A1 SU 1506525A1 SU 884362506 A SU884362506 A SU 884362506A SU 4362506 A SU4362506 A SU 4362506A SU 1506525 A1 SU1506525 A1 SU 1506525A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- synchronization
- inputs
- group
- Prior art date
Links
Abstract
Изобретение относитс к импульсной технике. Цель изобретени - расширение функциональных возможностей за счет формировани стационарного случайного процесса с заданной автокоррел ционной функцией-достигаетс путем введени в устройство мультиплексоров 16 и 4, арифметического блока 5, счетчиков 11 и 20 импульсов, триггера 12, сумматора 17, элемента И 21, группы 18 сумматоров по модулю два, шин 1, 7, 8 и 9, одновибратора 22 и образовани новых функциональных св зей. Устройство содержит также блок 3 быстрого преобразовани Уолша, датчик 6 случайных чисел, счетчик 10 импульсов, сумматор 13, блок 14 синхронизации, блок 15 пам ти, мультиплексор 2, группу 19 элементов И. 2 з.п. ф-лы, 2 ил.The invention relates to a pulse technique. The purpose of the invention is the expansion of functionality due to the formation of a stationary random process with a given autocorrelation function-is achieved by introducing into the device multiplexers 16 and 4, the arithmetic unit 5, counters 11 and 20 pulses, trigger 12, adder 17, element I 21, group 18 adders modulo two, buses 1, 7, 8 and 9, one-shot 22 and the formation of new functional connections. The device also contains a fast Walsh transform block 3, a sensor of 6 random numbers, a counter of 10 pulses, an adder 13, a synchronization block 14, a block of memory 15, a multiplexer 2, a group of 19 elements I. f-ly, 2 ill.
Description
Фиг.11
31503150
Изобретение относитс к импульсной технике и может быть использовано в вычислительной технике.The invention relates to a pulse technique and can be used in computing.
Цель изобретени - расширение функциональных возможностей устройства за счет формировани стационарного случайного процесса с заданной - автокоррел ционной функцией.The purpose of the invention is to expand the functional capabilities of the device due to the formation of a stationary random process with a predetermined, autocorrelation function.
На фиг.1 представлена структурна электрическа схема генератора случайного процесса; на фиг.2 - схема блока синхронизации.Fig. 1 shows a structural electrical circuit of a random process generator; figure 2 - diagram of the synchronization unit.
Генератор случайного процесса (фиг,1) содержит шину 1 Такт, последовательно соединенные первый мультиплексор 2, блок 3 быстрого преобразовани Уолша, второй мультиплексор и арифметический блок 5, вто- рой информационный вход которого соединен с вькодом датчика 6 случайных чисел, первую и вторую информационные шины 7 и 8, шину 9 управлени , первый и второй счетчики 10 и 11 импульсов, триггер 12, первый сумматор 13, входы синхронизации и установки которого соединены соответственно с третьим входом и первым выходом блока 14 синхронизации, после- довательно соединенные блок 15 пам ти и третий мультиплексор 16, второй сумматор 17, перва группа входов которого соединена с выходами группы 18 сумматоров по модулю два, вторые входы которых соединены с первой группой входов группы 19 элементов И, третий счетчик 20 импульсов, вход синхронизации которого соединен с выходом элемента И 21, первый вход ко- торого соединен с входом одновибра- тора 22, выход которого соединен с входом синхронизации блока 15 пам ти , адресные входы которого соединены с выходами второго сумматора 17, втора группа входов которого соединена с выходами группы 19 элементов И, вход которой соединен с входами управлени третьего мультиплексора 16 и блока 15 пам ти и с выходом триггера 12, вход синхронизации которого соединен с вторым входом блока 14 синхронизации, с выходом переноса счетчика 10 импульсов и с входом синхронизации счетчика 11 импуль сов, выходы которого соединены с первыми входами соответствующих сумматоров по модулю два группы 18, вторые входы сумматоров по модулю дваThe random process generator (FIG. 1) contains a bus 1 Tact, the first multiplexer 2 connected in series, the Walsh fast conversion unit 3, the second multiplexer and the arithmetic unit 5, the second information input of which is connected to the random number sensor 6, the first and second information tires 7 and 8, control bus 9, first and second counters 10 and 11 of pulses, trigger 12, first adder 13, the synchronization inputs and settings of which are connected respectively to the third input and the first output of synchronization block 14, memory unit 15 and the third multiplexer 16, the second adder 17, the first group of inputs of which are connected to the outputs of the group 18 modulo-two adders, the second inputs of which are connected to the first group of inputs of the group 19 of the elements And, the third counter 20 pulses, the synchronization input of which connected to the output of the element 21, the first input of which is connected to the input of the one-oscillator 22, the output of which is connected to the synchronization input of the memory block 15, the address inputs of which are connected to the outputs of the second adder 17, the second group of inputs to The ogo is connected to the outputs of a group of elements I, whose input is connected to the control inputs of the third multiplexer 16 and memory block 15 and to the output of a trigger 12, the synchronization input of which is connected to the second input of the synchronization unit 14, to the transfer output of the pulse counter 10 and to the synchronization input counter 11 pulses, the outputs of which are connected to the first inputs of the corresponding modulo adders are two groups 18, the second inputs of modulo adders are two
0 5 0 5 0 5 0 5
00
которой соединены с вьгходами сч ёТ- чика 10 импульсов, вход синхронизации которого соединен с шиной 1 Такт и с третьим входом блока 14 синхронизации, второй выход которого соединен с входом установки триггера 12, с входом установки счетчика 20 импульсов, с входом установки счетчика 10 импульсов и с входом установки счетчика 11 иьтульсов, выход которого соединен с вторым входом элемента И 21 и с п тым входом блока 14 синхронизации, третий выход которого соединен с входом синхронизации блока 3 быстрого преобразовани Уолша и с входом синхронизации арифметического блока 5, группа выходов которого соединена с второй группой входов первого мультиплексора 2, перва группа входов которого соединена с выходами первого сумматора 13, входы которого соединены с выходами третьего мультиплексора 16, втора группа входов которого соединена с информационными входами блока 15 пам ти и с первой информационной шиной 7. Втора информационна шина 8 соединена с второй группойwhich is connected to the pulse counters of 10 pulses, the synchronization input of which is connected to the bus 1 Clock and to the third input of the synchronization unit 14, the second output of which is connected to the installation input of the trigger 12, to the input of the installation of the counter 10 pulses and with the installation input of the counter 11 pulses, the output of which is connected to the second input of the AND 21 element and to the fifth input of the synchronization unit 14, the third output of which is connected to the synchronization input of the Walsh fast conversion unit 3 and to the synchronization input and an arithmetic unit 5, a group of outputs of which is connected to a second group of inputs of the first multiplexer 2, the first group of inputs of which is connected to the outputs of the first adder 13, the inputs of which are connected to the outputs of the third multiplexer 16, the second group of inputs of which are connected to the information inputs of memory 15 and with the first information bus 7. The second information bus 8 is connected to the second group
входов второго мультиплексора4, вход управлени которого соединен с шиной 9 управлени и с первым входом блока 14 синхронизации, четвертый выход которого соединен с входом управлени мультиплексора 2.inputs of the second multiplexer 4, the control input of which is connected to the control bus 9 and to the first input of the synchronization unit 14, the fourth output of which is connected to the control input of the multiplexer 2.
Арифметический блок 5 (фиг.1) содержит последовательно соединенные мультиплексор 23, сумматор 24, блок 25 вычислени радикала, блок 26 умножени , выходы которого вл ютс группой выходов арифметического блока 5, первьш информационный вход которого соединен с входом мультиплексора 23 и с вторым входом сумматора 24. Второй информационный вход и вход синхронизации арифметического блока 5 соединены соответственно с вторым входом блока 26 умножени и с входом синхронизации блока 25 вычислени радикала.The arithmetic unit 5 (FIG. 1) contains a series-connected multiplexer 23, an adder 24, a radical calculation unit 25, a multiplication unit 26, the outputs of which are a group of outputs of the arithmetic unit 5, the first information input of which is connected to the input of the multiplexer 23 and the second input of the adder 24. The second information input and the synchronization input of the arithmetic unit 5 are respectively connected with the second input of the multiplication unit 26 and with the synchronization input of the radical calculation unit 25.
Блок 14 синхронизации (фиг.2) содержит элемент ИЛИ 27, элемент НЕ 28, выход которого соединен с вторым входом элемента И 29, выход которого соединен с первым входом мультиплексора 30, последовательно соединенные одновибраторы 31 и 32. Третий вход блока 14 синхрониза1щи соединен с входом элемента НЕ 28 и сThe synchronization unit 14 (FIG. 2) contains an OR element 27, an HE element 28, the output of which is connected to the second input of the AND element 29, the output of which is connected to the first input of the multiplexer 30, serially connected one-vibrators 31 and 32. The third input of the synchronization unit 14 is connected to the input element is NOT 28 and with
5151
втррьсм входом мультиплексора 30, выход ijoToporo вл етс третьим выходом ёлока 14 синхронизации и соединен с вторым входом одновибратора32, выход которого вл етс первым выходом блока 14 синхронизации, четвертый выход которого соединен с третьим входом мультиплексора 30 и с выходом элемента ИЛИ 27, первый и второй входы которого вл ютс соответственно первым и п тьт входами блока 14 синхронизации, четвертый вход которого соединен с входом од- новибратора 31, выход которого вл етс вторым выходом блока 14 синхронизации , второй вход которого соединен с первым входом элемента И 29tIn parallel with the input of the multiplexer 30, the output of the ijoToporo is the third output of the synchronization unit 14 and connected to the second input of the one-shot 32, the output of which is the first output of the synchronization unit 14, the fourth output of which is connected to the third input of the multiplexer 30 and the output of the element 27, the first and second the inputs of which are respectively the first and five inputs of the synchronization unit 14, the fourth input of which is connected to the input of the one-oscillator 31, the output of which is the second output of the synchronization unit 14, the second input of which connected to the first input element and 29t
Устройство работает следующит образом.The device works as follows.
В начальный момент времени сигналом Reset, поступающим на вход блока 14 синхронизации, устанавливаютс в нуль счетчики 10, 11, 20 импульсов, триггер 12, накапливающий сумматор 13. При этом блок 15 пам ти переводитс в режим записи, на выходах группы 19 элементов И устанавливаетс уровень логического нул , мультиплексор 16 подключает вход накапливающего сумматора 13 к первой информационной шине 7, а на рторую группу входов сумматора 17 подаетс уровень логического нул At the initial moment of time, the Reset signal arriving at the input of the synchronization unit 14 sets the counters 10, 11, 20 pulses to zero, the trigger 12 accumulating the adder 13. At the same time, the memory block 15 is switched to the recording mode; logic level zero, multiplexer 16 connects the input of accumulating adder 13 to the first information bus 7, and logic level zero is fed to the second group of inputs of adder 17
с выходов группы 19 элементов И. Поскольку в счетчике 11 импульсов записан нулевой код, то на выходах группы 18 сумматоров по модулю два формируютс коды, соответствуюЕЦие содержимому счетчика 10 импульсов, которые поступ т через сумматор 17 на адресные входы блока 15 пам ти, в который последовательно с первой информационной шины 7 по тактовым импульсам запишутс ординаты функции R(t). Эти же ординаты параллельно поступают в накапливающий сумма- .Тор 13, где по N-му такту будет сфор- минован первый отсчет функции Rv(t); при этом на выходе переноса счётчика 10 импульсов формируетс сигнал, который через мультиплексор. 30 блока 14 синхронизации стробирует блок 3 быстрого преобразовани Уолша и запускает одновибратор 32 в блоке 14 синхронизации. По импульсу, формируемому на первом выходе блока 14 синхронизахщи накапливающий сумматорfrom the outputs of the group of 19 elements I. Since the zero code in the counter of 11 pulses is written, then the outputs of the group 18 modulo-two adders form codes corresponding to the contents of the counter of 10 pulses, which are fed through the adder 17 to the address inputs of the memory block 15, in which consecutively from the first information bus 7, the ordinates of the function R (t) are written by the clock pulses. The same ordinates in parallel arrive at the accumulating sum- .Tor 13, where, according to the Nth cycle, the first reading of the function Rv (t) will be formed; at the same time, at the transfer output of the pulse counter 10, a signal is generated which, through a multiplexer. 30 of the synchronization unit 14 gates the fast Walsh transform unit 3 and starts the one-shot 32 in the synchronization unit 14. On the pulse generated at the first output of the block 14 synchronizers accumulating adder
00
00
5five
00
5five
00
5five
13 обнул етс . Перепадом из 1 в О сигнала переноса счетчика 10 импульсов триггер 12 установитс в единичное состо ние (1). При этом блок 15 пам ти переводитс в режим чтени , мультиплексор 16 подключает выходы блока 15 пам ти к входам накапливающего сумматора 13, выходы счетчика 10 импульсов через группу 19 элементов И подключаютс к второй группе входов сумматора 17, со- держитое счетчика 11 импульсов увеличиваетс на 1. На выходах суммато- 5 ра 17 по тактам формируютс адреса l(j,®™)4 | S соответствии с которыми из блока 15 пам ти выбираютс ординаты функции ) и накапливаютс в сумматоре 13, старшие (i-n) разр дов которого поступают через мультиплексор 2 в блок 3 быстрого преобразовани Уолша. Через N тактов в сумматоре 13 формируетс втора ордината RJ, (t) и т.д. Все N ординат функции Rj((t) сформированы через N тактов , при этом (п+1)-й разр д счетчика 11 импульсов установитс в единичное состо ние, которое поступит на управл ющий п тый вход блока 14 синхронизации . При этом его мультиплексор 30 подключает (тактовый) третий вход блока 14 синхронизации к его третьему выходу, с которого вьдают- с импульсы синхронизации в блок 3 быстрого преобразовани Уолша и в арифметический блок 5 по каждому тактовому импульсу. При этом тактовые мипульсы через элемент И 21 поступают на тактовый вход счетчика 20 импульсов, имеющего коэффициент пересчета 2N logjN. По первым N 13 is zeroed. By the difference from 1 to O of the signal transfer of the counter 10 pulses, trigger 12 will be set to one (1). In this case, the memory unit 15 is transferred to the reading mode, the multiplexer 16 connects the outputs of the memory unit 15 to the inputs of the accumulating adder 13, the outputs of the pulse counter 10 through a group of 19 elements And is connected to the second group of inputs of the adder 17, the pulse counter 11 increases by 1. The outputs l (j, ® ™) 4 | S according to which the ordinates of the function are selected from the memory block 15) and accumulated in the adder 13, the most significant (i-n) bits of which are fed through multiplexer 2 to the fast Walsh transform block 3. Through N ticks, a second ordinate RJ, (t), etc. is formed in the adder 13. All N ordinates of the function Rj ((t) are formed in N cycles, with the (n + 1) -th bit of the pulse counter 11 being set to one state, which is fed to the control fifth input of the synchronization unit 14. In addition, its multiplexer 30 connects the (clock) third input of the synchronization unit 14 to its third output, from which it receives the synchronization pulses to the Walsh fast conversion unit 3 and to the arithmetic unit 5 for each clock pulse. At the same time, the clock pulses through the clock input element 21 counter 20 pulses, and eyuschego conversion factor 2N logjN. On the first N
тактам в блоке 3 бьютрого преобразовани Уолша формируютс N отсчетовcycles in block 3 of the Walsh transform are formed by N samples
спектра W , заданного случайного процесса , которые последовательно поступают через мультиплексор 4 и мультиплексор 23 арифметического блока 5 в его сумматор 24. Поскольку мультиплексор 23 реализует сдвиг (монspectrum W, given a random process, which are successively received through multiplexer 4 and multiplexer 23 of the arithmetic unit 5 into its adder 24. Since multiplexer 23 realizes the shift (mon
тажный, например) исходного кода на один разр д в сторону старших разр дов , то на выходе сумматора 24 реализуетс выражение 3 , из которого в блоке 25 вычислени радикала имеем- З W L . На выходе блока 26 умножени формируетс выражение где |( - случайные числа, равномерно распределенные в интервале -1, ij. Полученные отсчеты поступают вноаь в блок 3 быстрого преобразовани Уолша через мультиплексор 2, поскольку высоким потенциалом с четвертого выхода блока 14 синхро- низации выход его блока 26 умножени подключаетс к входу блока 3 быстрого преобразовани Уолша, где в последующие N тактов формируютс N отсчетов искомого случайно- го процесса, поступающего на выход устройства. После формировани последнего отсчета процесса x(t) на выходе счетчика 20 импульсов формируетс сигнал, запускающий одновибратор 31, на выходе которого формируетс импульс, устанавливающий в исходное нулевое состо ние счетчики 10, 11, 20 импульсов, триггер 12 и накапливающий сумматор 13, Тем самым устрой- ство вновь готово к работе.Since, for example) the source code is one bit in the direction of the higher bits, then the output of the adder 24 is expression 3, from which, in block 25, the radical is calculated, we have W W L. At the output of multiplication unit 26, an expression is formed where | (are random numbers evenly distributed in the interval -1, ij. The received samples are fed into block 3 of the fast Walsh transform through multiplexer 2, because its output from the fourth output of synchronization block 14 Multiplication unit 26 is connected to the input of fast Walsh transform unit 3, where in the next N cycles N counts of the desired random process arriving at the output of the device are formed. After forming the last count of process x ( t) the output of the pulse counter 20 generates a signal that triggers the one-shot 31, the output of which produces a pulse that sets the initial zero state of the counters 10, 11, 20 pulses, the trigger 12 and the accumulating adder 13, thus the device is again ready for operation .
Режим формировани двоично-нестационарного случайного процесса с заданными спектральными характеристиками задаетс единичным сигналом на шине 9 управлени . На второй вход мультиплексора 4 синхронно с тактами подаютс отсчеты задаваемого спектра W, поступающие в арифметический блок 5, где происходит вычисление соотношени , над которым далее производитс быстрое преобразование Уолша. Тем самым на выходе блока 3 быстрого преобразовани Уолша формируетс двоично-нестацио- нарный случайный процесс с заданными спектральными характеристиками.The mode of formation of a binary non-stationary random process with given spectral characteristics is specified by a single signal on the control bus 9. To the second input of multiplexer 4, synchronously with the clock cycles, samples of the specified spectrum W are fed into the arithmetic unit 5, where the ratio is calculated, which is then followed by a fast Walsh transform. In this way, a binary-nonstationary random process with given spectral characteristics is formed at the output of the fast Walsh transform unit 3.
Таким образом, предлагаемое устройство позвол ет формировать двоично-нестационарный случайный про цесс с заданными спектральными характеристиками , а также процесс, наилучшим образом аппроксимирующий стацио- норньп случайный процесс с заданной автокоррел ционной функцией. Thus, the proposed device allows the formation of a binary-nonstationary random process with given spectral characteristics, as well as a process that best approximates a stationary random process with a given autocorrelation function.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884362506A SU1506525A1 (en) | 1988-01-11 | 1988-01-11 | Random process generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884362506A SU1506525A1 (en) | 1988-01-11 | 1988-01-11 | Random process generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1506525A1 true SU1506525A1 (en) | 1989-09-07 |
Family
ID=21349254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884362506A SU1506525A1 (en) | 1988-01-11 | 1988-01-11 | Random process generator |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1506525A1 (en) |
-
1988
- 1988-01-11 SU SU884362506A patent/SU1506525A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР 1196861, кл. G 06 F 7/58, 1985. Авторское свидетельство СССР №968811, кл. С 06 F 7/58, 1980. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1506525A1 (en) | Random process generator | |
| SU799148A1 (en) | Counter with series shift | |
| SU1030797A1 (en) | Device for sorting mn-digit numbers | |
| RU1789992C (en) | Device for computing furier-galua transform | |
| SU1674151A1 (en) | Permutation generator | |
| SU711567A1 (en) | Arrangement for comparing binary numbers | |
| SU1265795A1 (en) | Device for executing walsh transform of signals with adamard ordering | |
| RU1788592C (en) | Device for search of pseudorandom sequence | |
| SU1091145A1 (en) | Walsh function generator | |
| SU691867A1 (en) | Multichannel digital code characters correlator | |
| SU1156066A1 (en) | Device for multiplying binary numbers | |
| RU2037197C1 (en) | Device for solving systems of linear algebraic equations | |
| SU1661758A1 (en) | Arithmetic expander | |
| SU1297075A1 (en) | Multichannel digital correlator | |
| SU1134947A1 (en) | Device for calculating values of polynominal m-th order | |
| SU1478219A1 (en) | Multiinput signature analyser | |
| SU1714683A1 (en) | Information compressing device | |
| SU1695308A2 (en) | Modulo three pyramidal convolution | |
| SU911508A1 (en) | Device for comparing two numbers | |
| SU1741269A1 (en) | Converter of code of a number system to that of another one | |
| SU452827A1 (en) | Device for comparing binary numbers | |
| SU1388852A1 (en) | Multiplier | |
| SU1327281A1 (en) | Digital filter | |
| SU1746373A1 (en) | Function system generator | |
| SU900317A1 (en) | Storage device |