SU1501066A2 - Устройство дл контрол хода программы и перезапуска ЭВМ - Google Patents

Устройство дл контрол хода программы и перезапуска ЭВМ Download PDF

Info

Publication number
SU1501066A2
SU1501066A2 SU874305847A SU4305847A SU1501066A2 SU 1501066 A2 SU1501066 A2 SU 1501066A2 SU 874305847 A SU874305847 A SU 874305847A SU 4305847 A SU4305847 A SU 4305847A SU 1501066 A2 SU1501066 A2 SU 1501066A2
Authority
SU
USSR - Soviet Union
Prior art keywords
block
output
input
computer
trigger
Prior art date
Application number
SU874305847A
Other languages
English (en)
Inventor
Владимир Маркович Танасейчук
Владимир Николаевич Куряченко
Сергей Васильевич Морозов
Анатолий Петрович Панков
Original Assignee
Омский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Омский политехнический институт filed Critical Омский политехнический институт
Priority to SU874305847A priority Critical patent/SU1501066A2/ru
Application granted granted Critical
Publication of SU1501066A2 publication Critical patent/SU1501066A2/ru

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано дл  контрол  хода вычислительного процесса и перезапуска ЭВМ и  вл етс  усовершенствованием изобретени  по авт. св. 1337901. Цель изобретени  - повышение устойчивости функционировани  ЭВМ в услови х длительных помех по информационным и управл ющим цеп м. Устройство дл  контрол  хода программы и перезапуска ЭВМ содержит дешифратор адреса 8, элементы И, ИЛИ, счетчик 14, блок внутреннего прерывани  15, регистр состо ни  16, включающий триггеры цикличности 17, внешнего устройства 18, останова 19, разрешени  работы 20, блок перезапуска 24, блок магистральных приемопередатчиков 25, дешифратор ошибки команды 26, блок блокировки 27, содержащий триггер ошибки команды 28, одновибраторы 30, 31, 32. При нормальном ходе программы устройство дл  контрол  и перезапуска ЭВМ не вызывает прерывани . При изменении в ходе программы устройство (блок блокировки 27) вырабатывает сигнал захвата магистрали длительностью 100 мс. На это врем  блокируетс  работа оперативного запоминающего устройства (ОЗУ) 7, возможность искажени  информации ОЗУ исключаетс , а блок блокировки 27 позвол ет вы вить ошибки обращени  к магистрали и ошибку команды. Длительность сигнала захвата магистрали, равна  100 мс, достаточна  дл  прекращени  действи  помех. 3 ил.

Description

тельных помех по информационным и управл ющим цеп м. Устройство дл  контрол  хода программы и перезапуска ЭВМ содержит дешифратор адреса 8, элементы И, ИЛИ, счетчик 14, блок внутреннего прерывани  15, регистр состо ни  16, включающий триггеры цикличности 17, внешнего устройства 18, останова 19, разрешени  работы 20, блок перезапуска 24, блок магистральных приемопередатчиков 25, дешифратор ошибки команды 26, блок блокировки 27, содержащий триггер ошибки команды 28, одновибраторы 30, 31, 32. При нормальном ходе программы устройства дл  контрол  и перезапуска ЭВМ не вызывает прерывани . При изменении в ходе программы устройство (блок блокировки 27) вырабатывает сигнал захвата магистрали длительностью 100 мс. На это врем  блокируетс  работа оперативного запоминающего устройства (ОЗУ) 7, возможность искажени  информации ОЗУ исключаетс , а блок блокировки 27 позвол ет вы вить ошибки обращени  к магистрали и ошибку команды. Длительность сигнала захвата магистрали, равна  100 мс, достаточна дл  прекращени  действи  по- мех, 3 ил.
Изобретение относитс  к вычислительной технике и может быть применено дл  контрол  хода вычислительного процесса и перезапуска ЭВМ,
Цель изобретени  - повышение устойчивости функционировани  ЭВМ в услови х длительных помех по информационным и управл ющим цеп м.
На фиг, 1 представлена структурна  схема устройства дл  контрол  хода дрограммы и перезапуска ЭВМ в составе вычислительной системы; на фиг, 2 структурна  схема блока блокировки; на фиг, 3 временна  диаграмма работы блока блокировки,
Вычислительна  система содержит ЭВМ 1, внешние устройства (ВУ) 2 и устройство 3 дл  контрол  и перезапуска (УКП), соединенные магистралью 4,
ЭВМ 1 состоит из центрального процессора (ЦП) 5, посто нного запоминающего устройства (ПЗУ) 6 и оперативного запоминающего устройства (ОЗУ) 7,
Устройство 3 дл  контрол  хода программы и перезапуска ЭВМ содержит дешифратор адреса (ДА) 8, первый 9, второй 10, третий 11 и четвертый 12 элементы И, элемент ИЛИ 13, счетчик (ТМ) 14,-блок 15 внутреннего прерывани  (ВВП), регистр 16 состо ни  (РУС триггер 17 цикличности (ТЦ), триггер
18внешнего устройства (ТВУ), тригге
19останова (ТО), триггер 20 разре- шени  работы (ТРР), шестой 2.1, седьмой 22 и п тый 23 элементы И, блок
24 перезапуска (БПЗ), блок 25 магистральных приемопередатчиков (ВМПП),
5
0
5
0
5
д
дешифратор 26 ошибки команды (ДОК) и блок 27 блокировки (ВБ), содержащий (фиг, 2) триггер 28 ошибки команды (ток), элемент И 29, формирователи 30-32 импульсов, которые представл ют собой одновибраторы (ОВ), например, К155АГ1,
УКП 3 по отношению к ЭВМ  вл етс  внешним устройством.
Устройству не разрешаетс  работа, если по программе ТРР 20 не установлен в единичное состо ние, если ТРР 20 установлен в единицу, устройству разрешаетс  работа.
Программа разбиваетс  на контролируемые участки. Каждому участку присваиваетс  им  и дл  него известно число выполн емых команд, а также число обрсццений к пам ти, которое программно заноситс  в ТМ 14, Им  участка программы сохран етс  в фиксированной  чейке ОЗУ 7,
Триггер ТРР 20 установлен в единичное состо ние. Обращение ЦП 5 к пам ти определено по влением синхроимпульса активного устройства (СИЛ) магистрали 4, Этот сигнал поступает на вычитающий вход счетчика ТМ 14 через элементы И 9 и 10, если ТЦ 17 находитс  в нулевом состо нии, это значит, что при каждом обращении ЦП 5 к пам ти происходит вычитание единицы из кода, записаннйго в ТМ 14, При нормальном ходе программы содержимое ТМ 14 дл  каждого участка программы , обновл етс  и сигнал переноса ТМ 14 отсутствует, устройство УКП 3 не прерывает работу системы.
Если происходит изменение в ходе программы, которое приводит к получению в ТМ 14 нулевого результата в случае увеличени  количества циклов внутри участка программы, или происходит опрос флага готовности внешнег устройства, которое неисправно и не вырабатывает сигнала готовности, признак нулевого результата с управл ющего выхода ТМ 14 переключает ТЦ 17 в единичное состо ние и запускает ВВП 15, разрешает устройству фиксировать обращение 1Щ 5 к ВУ 2 вьфабот кой разрешающего сигнала на первом управл ющем выходе. За врем  действи  этого сигнала устройство ждет по влени  в магистрали 4 управл ющег сигнала Выбор ВУ. Если управл ющий сигнал ВУ магистрали 4 по вл етс , ЦП 5 обращаетс  к внешнему устройству . Поскольку произошло зацикливание программы (в ТМ 14 нулевой результат ) , можно предположить, что причиной зацикливани   вл етс  неисправность внешнего устройства. В этом случае по совпадению активных уровне сигналов СИЛ и ВУ на И 11 и при условии , что на втором входе И 12 присутствует разрешающий сигнал от ВВП 15, управл ющий сигнал с выхода И 12 через элемент ИЛИ 13 поступает на вход записи ТМ 14, т.е. информаци , наход ща с  на шине данных - адрес магистрали 4, записываетс  в ТМ 14, а это в данном случае  вл етс  адресом внешнего устройства, к которому обращаетс  ЦП 5..Сигнал с выхода И 12 также переключает триггер ТВУ 18 в единичное состо ние. Если за врем  активного уровн  разрешающего сигнала на первом выходе ВВП 15 сигнал ВУ не по вл етс  в магистрали 4, то триггер ТВУ 18 не переключаетс  в 1. Активный уровень на выходе ТЦ 17 запрещает прохождение сигнала СИЛ магистрали 4 через элемент И 10 на вычитающий вход ТМ 14 и запрещает установку ТО 19 через элемент И 21.. После выработки первого сигнала ВВП
15, устройство ожидает сигнал СИЛ ма- 50 т.е. во врем  обработки программой
гистрали 4 и по его по влению вырабатывает сигнал, запрещающий прохождение сигнала СИП к ЦП 5 на 15 мкс, и при первом же обращении ЦП 5 к магистрали СИП от устройства, к которо- 55 трудн ет его восстановление после му обращаетс  ЦП 5, не приходит. ЦП 5 сбоев. Таким образом, возникает потребность приостанавливать вычислительный процесс после по влени  ошибок (обращение по несуществующему адресу
вырабатывает сигнал внутреннего прерывани  по ошибке обращени  к магистрали 4, т.е. устройство имитирует
5
0
5
.ошибку по обращению к магистрали 4, вызыва  прерывание программы по ошибке обращени  к магистрали 4. Это прерывание выбрано потому, что оно вызывает прерывание программы независимо от значени  разр да разрешени  пре рывани  в слове состо ни  процессора. ЭВМ 1 выходит на подпрограмму обслу- 0 живани  прерывани , опрашивает РУС 16 и устанавливает, что данное прерывание вызвало устройство контрол  и перезапуска, что произошло зацикливание , и если произошло зацикливание на опросе флага готовности внешнего устройства, то ТВУ 18 находитс  в еди ничном состо нии, а в ТМ 14 хранитс  адрес этого устройства. Име  также им  участка программы, где произошло зацикливание, программа, обслуживающа  прерывание, может довольно точно устранить последстви  ошибки, приведшей к зацикливанию, и если ТВУ 18 в единичном состо нии, то и проверить исправность устройства , адрес которого находитс  в ТМ 14 и продолжить вьтолнение прерванной прогр-аммы, если необходимо, то продолжение можно начать и с начала участка, где произошло зацикливание.
J {
Как показьтает опыт использовани  ЭВМ в системах реального времени, наиболее часто встречающейс  причиной сбоев ЭВМ  вл ютс  разнообразные на5 водки по информационным и управл ющим цеп м, а также цеп м питани  ЭВМ, причем действие таких наводок может исчисл тьс  дес тками миллисекунд, а реакци  ЦП 5, например, на ошибку
0 обращени  магистрали или попытку выполнени  несуществующей команды (как правило эти ошибки  вл ютс  последстви ми сбоев ЭВМ) составл ет не более 50 МКС. Поэтому управл юща  програм5 ма, котора  начинает обрабатывать подобные ошибки ЭВМ, вьтолн етс  еще во врем  действи  источников сбоев (разнообразных наводок), что приводит к по влению многократных ошибок.
Ч
одной ошибки могут по вл тьс  еще ошибки. Такие  влени  привод т к сильному искажению вычислительного процесса, что, в свою очередь, заили попытки выполнить несуществующую команду) на максимально возможное врем  действи  источников ошибок. Блок 27 блокировки производит захват магистрали с помощью сигнала Захват магистрали, блокиру  возможность передачи информации через магистраль запрещает работу ОЗУ 7, исключа  возможность искажени  информации в ОЗУ 7 и приостанавливает работу БПЗ 24, Дпительность сигналов захвата магистрали , запрещени  работы ОЗУ 7 и БПЗ 24 составл ет 100 мс и определ етс  значением R«C, Так как обращение ЦП 5 по адресу вектора прерывани  по ошибке команды (несуществующий код) происходит в момент действи  помех, то ЦП 5 может сосчитать искаженный адрес. Чтобы исключить возможность выхода по неверному адресу программы обработки ошибки команды, после сн ти  сигналов захват, запре- 1щени  работы ОЗУ 7 и БПЗ 24 ББ 27 организует ожидание в течение 50 мкс сигнала обращени  к РУС 16, свидетельствующего о правильном выходе на программу обработки ошибки команды, если в течение этого времени не происходит обращение к РУС 16, то ББ 27 формирует сигнал на второй вход запуска ББП 16, прерыва - выполнение программы и передава  управление программе обработки ошибки обращени  к магистрали.
Временные диаграммы, по сн ющие работу ББ 27, представлены на фиг, 3 Сигнал разрешени  ввода ЭВМ (ВНВВ) по вл етс  не только в случае ошибки обращени  к магистрали, но и при останове и перезапуске ЭВМ 1, Сигнал ВНВВ проходит на первый запускакщий вход ОВ 30 ББ 27 лишь при условии, что сигнал перезапуск (ПИТН) пассивен , а ТЦ 17 находитс  в нулевом состо нии, Одновибратор 30 вырабатывает сигнал Запрещение работы (ЗР) ОЗУ длительностью 100 мс, который поступает на линию Захват магистрали (ЗМ), и через элемент И 29 сигнал БЛОК, поступающий на второй вход разрешени  работы БПЗ 24, Таким образом , на 100 мс запрещаетс  работа магистрали, ПЗУ 6 м БПЗ 24, т,е, приостанавливаетс  работа всей вычислительной системы.
После окончани  действи  сигналов ЗМ, ЗР и БЛОК ЦП 5 обращаетс  в па- м ть по адресу вектора обработки прерывани  по ошибке обращени  к магист
0
5
0
5
0
5
0
5
рапи и приступает к выполнению данной программы.
В случае ошибки команды ЦП 5 обращаетс  к пам ти по адресу вектора обработки прерывани  по ошибке команды . Обращение по этому адресу фиксирует ДОК 26, сигнал с выхода которого переключает ТОК 28 в 1, котора  пос гупает на второй запускающий вход ОВ 30, ОВ 30 вьфабатывает сигналы ЗМ И ЗР, Высокий уровень с выхода ТОК 28 разрешает работу ОВ 31, который по заднему фронту сигнала ЗМ вьфабатывает сигнал ожидани  (ОВД) длительностью 50 мкс, если в течение этого времени не по вл етс  сигнал обращени  с второго выхода ДА 8 к РУС 16 (ток 28 остаетс  в единичном состо нии), то по заднему фронту сигнала ОЖД ОВ 32 вырабатывает сигнал ОШ, который запускает БВП 15, т,е, прерывает выполнение текущей программы .
Одновременно с началом работы ББ 27 сигнал ВНВВ с выхода элемента И 22 устанавливает ТО 19 в единичное состо ние, что свидетельствует о возможном останове хода выполнени  программы . Выход ТО 19 подключен к входу запуска работы БПЗ 24, но так как в это врем  ББ 27 приостановил работу всей вычислительной системы, в том числе и БПЗ 24, то БПЗ 24 переходит в состо ние ожидани  сн ти  сигнала БЛОК ББ 27 с второго входа разрешени  работы БПЗ 24, Блок 27 блокировки разрешает работу БПЗ 24, организует ожидание в течение 50 мкс сброса tPP 20, Сброс ТРР 20 происходит лишь в случае, если причиной по влени  сигнала ВНВВ бьша ошибка обращени  к магистрали и ЦП 5 после приостановки блоком 27 блокировки вьш1ел на программу обслуживани  ошибки обращени  к магистрали, котора  сбрасывает ТРР 20, Если в течение 50 мкс данный триггер не сброшен, то така  ситуаци  расцениваетс  как останов и БПЗ 24 вырабатывает последовательность сигналов ПИТН и ПОСТН, после по влени  которой ЦП 5 производит перезапуск ЭВМ 1 ,

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  хода программы и перезапуска ЭВМ по авт.св. № 1337901, отличающеес  тем, что, с целью повышени  устойчивости функционировани  ЭВМ в услови х длительных помех по информационным и управл ющим цеп м, оно содержит дешифратор ошибки команды и блок блокировки , содержащий элемент И, первый второй и третий формирователи импульсов и триггер ошибки команды, причем информационные входы дешифратора ошибки команды подключены к группе информационных выходов блока магистральных приемопередатчиков, выход дешифратора ошибки команды подключен к входу установки в единичное состо ние триггера ошибки команды блока блокировки, вход установки в нулевое состо ние которого подключен к второму выходу дешифратора адреса, выход седьмого элемента И подключен к первому входу запуска первого формирова- тел  импульсов блока блокировки, второй вход запуска которого и входы разрешени  второго и третьего формирователей импульсов подключены к выг- ходу триггера ошибки команды, инверсный выход которого подключен к первому входу элемента И блока блокировки , второй вход которого и выход устройства дл  подключени  к входу запрещени  работы оперативного запо- минакщего устройства ЭВМ соединены с выходом первого формировател  импульсов блока блокировки, инверсньй выход которого подключен к выходу устройства дл  подключени  к управл ющему входу захвата магистрали ЭВМ и к входу запуска второго формировател  импульсов блока блокировки, выход которого подключен к входу запуска третьего формировател  и myль- сов, выход которого подключен к второму входу запуска блока внутреннего прерывани , выход элемента И блока блокировки подключен к входу разрешени  блока перезапуска.
    фu.Z
    ч
    (fju,:5
SU874305847A 1987-09-14 1987-09-14 Устройство дл контрол хода программы и перезапуска ЭВМ SU1501066A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874305847A SU1501066A2 (ru) 1987-09-14 1987-09-14 Устройство дл контрол хода программы и перезапуска ЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874305847A SU1501066A2 (ru) 1987-09-14 1987-09-14 Устройство дл контрол хода программы и перезапуска ЭВМ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1337901A Addition SU340722A1 (ru)

Publications (1)

Publication Number Publication Date
SU1501066A2 true SU1501066A2 (ru) 1989-08-15

Family

ID=21327684

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874305847A SU1501066A2 (ru) 1987-09-14 1987-09-14 Устройство дл контрол хода программы и перезапуска ЭВМ

Country Status (1)

Country Link
SU (1) SU1501066A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1337901, кл. G 06 F 11/28, 1985. -/ *

Similar Documents

Publication Publication Date Title
US4453210A (en) Multiprocessor information processing system having fault detection function based on periodic supervision of updated fault supervising codes
US4358823A (en) Double redundant processor
US4428044A (en) Peripheral unit controller
US4351023A (en) Process control system with improved system security features
US5185877A (en) Protocol for transfer of DMA data
EP0186006A2 (en) Multiprocessor system
US4218739A (en) Data processing interrupt apparatus having selective suppression control
US5390103A (en) Synchronized programmable controller and method of controlling the same
US4149241A (en) Communications bus monitor
RU1792540C (ru) Многопроцессорна вычислительна система
US7711874B1 (en) Usage of EHCI companion USB controllers for generating periodic events
SU1501066A2 (ru) Устройство дл контрол хода программы и перезапуска ЭВМ
US20080059666A1 (en) Microcontroller and debugging method
GB2086104A (en) Circuit Arrangement for Detecting Malfunctioning in Data Processing Systems
SU1619280A1 (ru) Устройство дл контрол управл ющей ЭВМ
JPH064301A (ja) 時分割割込制御方式
SU1337901A1 (ru) Устройство дл контрол хода программы и перезапуска ЭВМ
JP2879480B2 (ja) 冗長計算機システムの同期外れ時の切替方式
SU1383371A1 (ru) Устройство дл контрол выполнени программ на эвм
RU1820391C (ru) Многопроцессорна вычислительна система
SU1686455A1 (ru) Многопроцессорна система
SU1735853A1 (ru) Устройство дл блокировки информации в вычислительной системе при включении и выключении электропитани
JP3152014B2 (ja) タイマ回路
SU1615719A1 (ru) Устройство дл обслуживани запросов
SU1444770A1 (ru) Устройство дл распределени заданий процессорам