SU1383371A1 - Устройство дл контрол выполнени программ на эвм - Google Patents
Устройство дл контрол выполнени программ на эвм Download PDFInfo
- Publication number
- SU1383371A1 SU1383371A1 SU864138817A SU4138817A SU1383371A1 SU 1383371 A1 SU1383371 A1 SU 1383371A1 SU 864138817 A SU864138817 A SU 864138817A SU 4138817 A SU4138817 A SU 4138817A SU 1383371 A1 SU1383371 A1 SU 1383371A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- address
- counter
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к устройствам дл контрол выполнени программ и защиты от сбоев в управл ющих ЭВМ. Целью изобретени вл етс повышение достоверности контрол . Устройство дл контрол выполнени программ на ЭВМ содержит счетчик сбоев 14, два счетчика времени 11 и 15, два элемента И 10 и 13, элемент задержки 5, триггер фиксации сбоев 2, п ть элементов ИЛИ 1, 8, 9, 16 и 17, элемент НЕ 3, дешифратор адреса 6, регистр адреса команды 12, ждущий мультивибратор 7, блок пам ти контрольного разр да 4. 6 ил.
Description
(Л
со оо оо оо
Изобретение относитс к вычислительной и может быть использовано в системах автоматического управлени на базе ЭВМ дл контрол хода выполнени программы управл ющей ЭВМ, восстановлени вычислительного процесса при сбо х и формировани сигнала отказа.
Цель изобретени - повышение достоверности контрол .
На фиг. 1 представлена функциональна схема устройства дл контрол выполнени программ на ЭВМ; на фиг. 2-4 - временные диаграммы работы устройства в различных режимах; на фиг. 5 - таблица соответстви содержимых блока пам ти контролируемой ЭВМ; на фиг. 6 - схема алгоритма работы контролируемой ЭВМ при сбое.
Устройство (фиг. 1) содержит первый элемент ИЛИ 1, триггер 2 фиксации сбоев, элемент НЕ 3, блок 4 пам ти контрольного разр да (БПКР), элемент 5 задержки, дешифратор 6 адреса, ждущий мультивибратор 7, второй 8 и третий 9 элементы ИЛИ, первый элемент И 10, первый счетчик 11 времени , регистр 12 адреса команды (РАК), второй элемент И 13, счетчик 14 сбоев, второй счетчик 15 времени, четвертый 16 и п тый 17 элементы ИЛИ, выход 18 устройства дл подключени к шине данных (ШД) ЭВМ, вход 19 устройства дл подключени к шине адреса (ША) ЭВМ, вход 20 устройства -дл подключени к выходу управлени вводом ЭВМ, вход 21 устройства дл подключени к выходу «Начало команды («НК) ЭВМ, выход 22 устройства дл подключени к входу «Прерывание («Прерыв) ЭВМ, синхронизирующий вход 23 устройства, выход 24 устройства «Неисправность («Не- испр), вход 25 «Начальна установка («НУ) устройства.
На фиг. 2-4 обозначено: ШД - информаци на ШД; ША - информаци на ША; «Ввод - сигнал «Ввод информации в процессор контролируемой ЭВМ на линии сигнала «Ввод ; «НК - сигнал на линии «КР - сигнал с выхода БПКР 4; «Прерыв - сигнал прерывани на линии 22; «Зап - сигнал «Запись РАК 12; «Счит - сигнал «Считывание из РАК 12; «Сброс - сигнал «Сброс триггера 2 фиксации сбоев; РАК - содержимое РАК 12; КОП - код операции текущей команды контролируемой ЭВМ, 1зад - врем задержки элемента 5 задержки , - уровень сигнала не имеет значени . Временные диаграммы работы устройства представлены при отсутствии сбо (фиг. 2) при возникновении сбо (фиг. 3) в аппаратуре контролируемой ЭВМ и при выходе из прерывани и возвращени к выполнению основной программы контролируемой ЭВМ (фиг. 4).
Е таблице соответстви запоминающего блока контрольного разр да содержимому чеек запоминающего устройства контролируемой ЭВМ (фиг. 5) обозначено: ЗУ - запоминающее устройство ЭВМ; ос - относительный адрес (i-1)-й команды; КОП - код операции; КР - контрольный разр д. Блок контрольного разр да представл ет
собой одноразр дное посто нное запоминающее устройство, адреса чеек которого соответствуют адресам чеек ЗУ ЭВМ.
На фиг. б представлен алгоритм работы контролируемой ЭВМ при возникновении сбо ; где СК - счетчик команд контроли0 руемой ЭВМ, КОП - код операции.
Устройство сопр гаетс с контролируемой ЭВМ следующим образом.
Выход 18 устройства подключаетс к ШД ЭВМ, а его вход - ША ЭВМ, вход 20
устройства подключаетс к линии сигнала «Ввод ЭВМ, сигнал «Ввод вырабатываетс на врем ввода информации в процессор ЭВМ, активным уровнем сигнала «Ввод вл етс логический «О, вход 21 устройства подключаетс к линии сигнала «НК ЭВМ,
0 который вырабатываетс на врем ввода лишь кода выполн емой операции в процессор ЭВМ, активный уровень сигнала «НК «О, выход 22 устройства подключаетс к линии сигнала «Прерыв ЭВМ, активный уро5 вень сигнала «Прерыв «О, вход 23 синхронизации устройства подключаетс к линии меток времени (MB) блока синхронизации ЭВМ, с выхода 24 устройства выдаетс сигнал «Неиспр ЭВМ, активный уровень сигнала в «Неиспр «1, на вход 25
0 устройства при включении питани подаетс сигнал «НУ, активный уровень сигнала «НУ «О, который через второй элемент И 13 сбрасывает счетчик 14 сбоев, через первый элемент И 10 по фронту сигнал «НУ запускает ждущий муль5 тивибратор 7, который вырабатывает импульс сброса триггера 2 фиксации сбоев и второго счетчика 15 времени.
Таким образом, устройство приводитс в исходное состо ние.
0 Устройство работает следующим образом .
Контролируема ЭВМ последовательно выполн ет команды основной программы в нормальном состо нии при отсутствии сбоев в аппаратуре ЭВМ. После выполнени
5 (i-1)-й команды (фиг. 6) процессор ЭВМ передает по выходу 18 ШД адрес чейки ЗУ ЭВМ (фиг. 2), в которой находитс код операции i-й команды (КОП,-), после выставлени этого адреса на входе 19 ША ЭВМ, к которой непосредственно подключены адрес0 ные входы ЗУ ЭВМ и БПКР 4 предлагаемого устройства, процессор ЭВМ вырабатывает сигнал «Ввод и сигнал «НК, передаваемые по лини м 20 и 21 сигналов «Ввод и «НК в устройство, сигнализиру о том, что прое цессор готов прин ть информацию от ЗУ ЭВМ, после этого на выходе 18 ШД по вл етс считанный из ЗУ ЭВМ КОПс,одновременно считываетс и содержимое БПКР 4. Если процессором ЭВМ был произведен выбор КОП, а не данных, на выходе БПКР 4 остаетс «1, т. е. в данном случае чейке ЗУ, содержащей КОП/, соответствует «1 в чейке БПКР 4 (фиг. 5).
Таким образом, в БПКР 4 хранитс модель вычислительного процесса контролируемой ЭВМ. В предлагаемом устройстве производитс сравнение «модели и самого вычислительного процесса в контролируемой ЭВМ. В случае их несовпадени вырабатываетс сигнал сбо .
Сигнал «НК с второго управл ющего входа устройства 21 поступает на элемент 5 задержки, который задерживает по вление сигнала «НК на врем 1зад, с его выхода сигнал «НК поступает на третий вход третьего элемента ИЛИ 9, на первый вход 20 которого подаетс сигнал «Ввод, а на второй вход - сигнал «О с пр мого выхода триггера 2 фиксации сбоев. На выходе третьего элемента ИЛИ 9 формируетс сигнал записи в регистр 12 адреса команды («Зап), с по влением задержанного сигнала «НК на третьем входе третьего элемента ИЛИ 9 уровень сигнала «Зап устанавливаетс в «О. После ввода КОП с выхода 18 ШД в процессор ЭВМ снимаетс -сигнал «Ввод с
дает по выходу 18 ШД адрес РАК 12, в котором находитс адрес КОП,, после по влени адреса РАК 12 на входе 19 ША (фиг. 4) он дешифрируетс дешифратором 6 адреса устройства, на выходе дешифратора по вл 5 етс сигнал «О, который поступает на первый вход второго элемента ИЛИ 8, на третьем его входе - сигнал «О с инверсного выхода триггера 2 фиксации сбоев, который находитс в единичном состо нии, на чет10 вертом входе второго элемента ИЛИ - сигнал «О с выхода элемента НЕ 3, на входе которого уровень «1, так как сигнала «НК не формируетс , поскольку процессор ЭВМ воспринимает содержимое РАК 12 как данные . При по влении сигнала «Ввод на вто ро.м входе второго элемента ИЛИ 8 на выходе его по вл етс сигнал «О - сигнал «Счит из РАК 12. С выхода последнего информаци передаетс по выходу 18 ШД в процессор. После ввода содержимого в процессор ЭВМ
20 с выхода 18 ШД снимаетс сигнал «Ввод и на выходе второго элемента ИЛИ 8 уровень сигнала «Счит становитс «Ь, но перепаду сигнала «Счит с «О на «1 запускаетс ждущий мультивибратор 7, на выходе которого формируетс сигнал сброса триггера
20, на выходе третьего элемента - фиксации сбоев и второго счетчика времени
9 одновременно уровень сигнала становитс «1 и по фронту
линии ИЛИ «Зап
сигнала «Зап в РАК 12 с входа 19 ША записываетс адрес КОП. При вводе данных в процессор ЭВМ сигнал «НК не вырабатываетс , сигнал «Зап не формируетс , содержимое РАК 12 не мен етс . Таким образом , в РАК 12 хранитс адрес КОП текущей выполн емой команды (в рассматриваемом случае в РАК 12 - адрес КОП,).
Допустим, что в аппаратуре контролируемой ЭВМ произошел сбой. В этом случае после выполнени i-й команды процессор контролируемой ЭВМ передает по выходу 18 ШД уже адрес не КОП, а данных. После по влени адреса данных на входе 19 ША процессором ЭВМ вырабатываютс сигналы «Ввод и «НК, поскольку процессор ЭВМ работает в режиме ввода КОП. Процессор ЭВМ готов прин ть информацию от ЗУ ЭВМ, на выходе 18 ШД по вл ютс данные, а на выходе БПКР 4 в этот момент уровень сигнала становитс «О, так как из ЗУ вместо КОП считываютс данные, на входах первого элемента ИЛИ 1 в этот момент времени сигналы «О, на выходе его - сигнал также «О, триггер 2 фиксации сбоев устанавливаетс в единичное состо ние,-- формируетс сигнал «Прерыв, который через первый управл ющий выход 22 поступает на процессор , вызыва прерывание. ЭВМ выходитс на команду обработки прерывани (фиг. 6), т. е. в счетчик команд (СК) процессора
30
35
40
45
50
(«Сброс), активный уровень сигнала «Сброс «О.
Так как сигнал «НК на входе 21 по вл етс раньше, чем фиксируетс возникший сбой в аппаратуре ЭВМ, по вление сигнала «НК на третьем входе третьего элемента ИЛИ 9 необходимо задержать на врем taa.i эле.ментом 5 задержки дл того, чтобы не смог сформироватьс паразитный сигнал «Зап с выхода третьего элемента ИЛИ 9. Сигнал «НК с входа 21 на третьем входе третьего элемента ИЛИ 9 должен по витьс после того, как триггер фиксации сбоев установитс в единичное состо ние и сигнал «1 с его пр мого выхода заблокирует третий элемент ИЛИ 9.
После выполнени команды обработки прерывани - пересылки адреса КОП,, содержащемус Б РАК 12, процессор ЭВМ выходит из прерывани и управление передаетс по адресу КОП,, т. е. повторно выполн етс правильно выполненна i- команда (фиг. 6).
Таким образом, устройство позвол ет распознать сбой в аппаратуре контролируемой ЭВМ и восстановить вычислительный процесс путем фиксации факта сбо и повторного выполнени предществующей сбою команды.
Устройство, кроме того, позвол ет распознавать устойчивые отказы ЭВМ и формировать сигнал неисправности.
В момент фиксации факта сбо триггер 2
ЭВМ загружаетс адрес команды обработки 55 фиксации сбо устанавливаетс в единичное
прерывани . Команда обработки прерывани пересылает содержимое РАК 12 в СК процессора ЭВМ, дл чего процессор ЭВМ пересосто ние и вырабатываетс сигнал «Прерыв , который поступает на второй вход четвертого элемента ИЛИ 16, открыва его дл
дает по выходу 18 ШД адрес РАК 12, в котором находитс адрес КОП,, после по влени адреса РАК 12 на входе 19 ША (фиг. 4) он дешифрируетс дешифратором 6 адреса устройства, на выходе дешифратора по вл 5 етс сигнал «О, который поступает на первый вход второго элемента ИЛИ 8, на третьем его входе - сигнал «О с инверсного выхода триггера 2 фиксации сбоев, который находитс в единичном состо нии, на чет0 вертом входе второго элемента ИЛИ - сигнал «О с выхода элемента НЕ 3, на входе которого уровень «1, так как сигнала «НК не формируетс , поскольку процессор ЭВМ воспринимает содержимое РАК 12 как данные . При по влении сигнала «Ввод на вто ро.м входе второго элемента ИЛИ 8 на выходе его по вл етс сигнал «О - сигнал «Счит из РАК 12. С выхода последнего информаци передаетс по выходу 18 ШД в процессор. После ввода содержимого в процессор ЭВМ
0 с выхода 18 ШД снимаетс сигнал «Ввод и на выходе второго элемента ИЛИ 8 уровень сигнала «Счит становитс «Ь, но перепаду сигнала «Счит с «О на «1 запускаетс ждущий мультивибратор 7, на выходе которого формируетс сигнал сброса триггера
- фиксации сбоев и второго счетчика времени
- фиксации сбоев и второго счетчика времени
30
5
0
5
0
(«Сброс), активный уровень сигнала «Сброс «О.
Так как сигнал «НК на входе 21 по вл етс раньше, чем фиксируетс возникший сбой в аппаратуре ЭВМ, по вление сигнала «НК на третьем входе третьего элемента ИЛИ 9 необходимо задержать на врем taa.i эле.ментом 5 задержки дл того, чтобы не смог сформироватьс паразитный сигнал «Зап с выхода третьего элемента ИЛИ 9. Сигнал «НК с входа 21 на третьем входе третьего элемента ИЛИ 9 должен по витьс после того, как триггер фиксации сбоев установитс в единичное состо ние и сигнал «1 с его пр мого выхода заблокирует третий элемент ИЛИ 9.
После выполнени команды обработки прерывани - пересылки адреса КОП,, содержащемус Б РАК 12, процессор ЭВМ выходит из прерывани и управление передаетс по адресу КОП,, т. е. повторно выполн етс правильно выполненна i- команда (фиг. 6).
Таким образом, устройство позвол ет распознать сбой в аппаратуре контролируемой ЭВМ и восстановить вычислительный процесс путем фиксации факта сбо и повторного выполнени предществующей сбою команды.
Устройство, кроме того, позвол ет распознавать устойчивые отказы ЭВМ и формировать сигнал неисправности.
В момент фиксации факта сбо триггер 2
фиксации сбо устанавливаетс в единичное
состо ние и вырабатываетс сигнал «Прерыв , который поступает на второй вход четвертого элемента ИЛИ 16, открыва его дл
прохождени MB 23 на счетный вход второго счетчика 15 времени. Последний сбрасываетс сигналом «Сброс, который с выхода ждущего мультивибратора 7 поступает на установочный вход второго счетчика 15 времени . При правильном ходе процесса обработки прерывани переполнени второго счетчика 15 времени не происходит, если же произошел отказ контролируемой ЭВМ, в результате которого обработка прерывани не
лируемый ЭВМ и сформировать сигналы неисправности.
Claims (1)
- Формула изобретениУстройство дл контрол выполнени программ на ЭВМ, содержащее счетчик сбоев , два счетчика времени, два элемента И, элемент задержки, триггер фиксации сбоев.закапчиваетс в заданный интервал времени, Q отличающеес тем, что, с целью повышенинаступает переполнение второго счетчика 15 времени и сигнал «1 с выхода второго счетчика времени поступает на первый вход п того элемента ИЛИ 17, на выходе 24 которого формируетс сигнал неисправности кондостоверности контрол , оно содержит п ть элементов ИЛИ, элемент НЕ, дешифратор адреса, регистр адреса команды, ждущий мультивибратор, блок пам ти контрольного разр да, причем вход устройства дл подтролируемой ЭВМ «Неиспр, активный уро- 15 ключени к выходу начала команды контро- вень сигнала «Неиспр с выхода 24 «1. лируемой ЭВМ подключен к первому входупервого элемента ИЛИ, через элемент НЕ -ЛАожет возникнуть така ситуаци , ког-к первому входу второго элемента ИЛИда обработка прерывани заканчиваетс в и через элемент задержки к первому вхо- заданный интервал времени, в этом случае 20 ДУ третьего элемента ИЛИ, второй вход повторно выполн етс предшествующа первого элемента ИЛИ соединен с вы- сбою команда, но после выполнени этой ко- ходом блока пам ти контрольного раз- манды вновь возникает в аппаратуре ЭВМ р да, адресный вход которого подклю- сбой, при этом факт сбо фиксируетс и чен к входу устройства дл подклю- вызывает прерывание ЭВМ и т. д. Число чени к шине адреса контролируемой ЭВМ, таких последовательных сбоев в рассматри- 25 вход записи блока пам ти контрольного раз- ваемом примере каждый раз после выпол-р да и вторые входы второго и третьегоэлементов ИЛИ подключены к входу устройства дл подключени к выходу управлени вводом контролируемой ЭВМ, выход первого элемента ИЛИ соединен с единичным входом триггера фиксации сбоев, нулевой вход которого соединен с выходом ждущего мультивибратора, пр мой выход триггера фиксации сбоев соединен с третьим входом третьего элемента ИЛИ, выход кото30нени i-й команды подсчитывает счетчик 14 сбоев, на счетный вход которого поступает сигнал «Счит. Последний обнул етс сигналом переполнени с выхода первого счетчика 11 времени, который на установочный вход счетчика 14 сбоев проходит через второй элемент И 13, активный уровень сигнала переполнени первого счетчика 11 времени «О. На счетный вход первого счетчика 11 времени поступает сигнал «Зап рого соединен со счетным входом первого с выхода 22 третьего элемента ИЛИ 9, об- счетчика времени и входом записи регистра нул етс первый счетчик 11 времени сиг- адреса команды, инверсный выход триггера налом «Прерыв. Последний считает до фиксации сбоев соединен с третьим входом двух и на третий сигнал «Зап выдает сиг- второго элемента ИЛИ, входом сброса пер- нал переполнени . Таким образом, счетчик вого счетчика времени, первым входом чет- 14 сбоев обнул етс , если после повторного 40 вертого элемента ИЛИ и вл етс выходом выполнени предшествующей сбою команды устройства дл подключени к входу преры- не произошел сбой в аппаратуре контролируемой ЭВМ, т. е. не сформировалс сигнал «Прерыв с выхода 22, который сбрасывает первый счетчик 11 времени, выдающий сигнал переполнени .При возникновении последовательных сбоев каждый раз после выполнени i-й команды формируетс сигнал «Прерыв с выхода 22 и первый счетчик 11 времени не успевает переполнитьс . В этом случае, если ны м входом счетчика сбоев, выход которого наполненное число сбоев в счетчике 14 сбоев соединен с первым входом п того элемен- превысит заранее заданный порог, с его вы- та ИЛИ, выход которого вл етс выходом хода сформируетс сигнал переполнени , неисправности устройства, выход регистра поступающий на второй вход п того элемен- адреса команды подключен к выходу уст- та ИЛИ 17, на выходе 27 которого форми- ройства дл подключени к щине данных руетс сигнал «Неиспр. Активный уровень 55 контролируемой ЭВМ, вход начальной уста- сигнала переполнени счетчика 14 сбоев «Ь. новки устройства подключен к второму входуТаким образом, устройство позвол ет так- первого элемента И и первому входу второ- же распознавать устойчивый отказ контро- го элемента И, выход первого элемента Ивани контролируемой ЭВМ, информационные входы дешифратора адреса и регистра адреса команды подключены к входу устройства дл подключени к щине адреса кон- тролируемой ЭВМ, выход дешифратора адреса соединен с четвертым входом второго элемента ИЛИ, выход которого соединен с входом чтени регистра адреса команды, первым входом первого элемента И и счетдостоверности контрол , оно содержит п ть элементов ИЛИ, элемент НЕ, дешифратор адреса, регистр адреса команды, ждущий мультивибратор, блок пам ти контрольного разр да, причем вход устройства дл подключени к выходу начала команды контро- лируемой ЭВМ подключен к первому входурого соединен со счетным входом первого счетчика времени и входом записи регистра адреса команды, инверсный выход триггера фиксации сбоев соединен с третьим входом второго элемента ИЛИ, входом сброса пер- вого счетчика времени, первым входом чет- вертого элемента ИЛИ и вл етс выходом устройства дл подключени к входу преры-ны м входом счетчика сбоев, выход которого соединен с первым входом п того элемен- та ИЛИ, выход которого вл етс выходом неисправности устройства, выход регистра адреса команды подключен к выходу уст- ройства дл подключени к щине данных контролируемой ЭВМ, вход начальной уста- новки устройства подключен к второму входувани контролируемой ЭВМ, информационные входы дешифратора адреса и регистра адреса команды подключены к входу устройства дл подключени к щине адреса кон- тролируемой ЭВМ, выход дешифратора адреса соединен с четвертым входом второго элемента ИЛИ, выход которого соединен с входом чтени регистра адреса команды, первым входом первого элемента И и счетсоединен с входом запуска ждущего мультивибратора , выход которого соединен с входом сброса второго счетчика времени, выход которого соединен с вторым входом п того элемента ИЛИ, выход первого счетчика времени соединен с вторымшл (ША X Ф донныуСчитсбросРАНШЛ ША i X Зрес РАКВВодWпрерыв/СЯ Прерь/вЗолЗапСчитсброс ШФиг.Звходом второго элемента И, выход которого соединен с входом сброса счетчика сбоев, вход синхронизации устройства подключен к второму входу четвертого элемента ИЛИ, выход которого соединен со счетным входом второго счетчика времени.ЖX Адрес кот/xVУФаъЛФиъ. 5(1- } - номанда(.- номанда()- номандаrf. Адрес программы обработки прершбанаг/г Адрес нотноманда( номандаfc +2)- НО манда- - нoмQндпi-9t номанда1 номандал(,( команда лере)(.ооа« Данные ((номан до.I ВыполнениеOCHOdHOLtпрограммыпрерыбаниеВб/хо9 на команду обработии npepth оаниоВосстановление6btVUC/}i/n7eJ bHOSOпроцессадымд из прерыванийПобшорное §д//7ОМение i- /foMOH&t /L прадолмение (быполнен ил основной программы
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864138817A SU1383371A1 (ru) | 1986-10-24 | 1986-10-24 | Устройство дл контрол выполнени программ на эвм |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864138817A SU1383371A1 (ru) | 1986-10-24 | 1986-10-24 | Устройство дл контрол выполнени программ на эвм |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383371A1 true SU1383371A1 (ru) | 1988-03-23 |
Family
ID=21264364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864138817A SU1383371A1 (ru) | 1986-10-24 | 1986-10-24 | Устройство дл контрол выполнени программ на эвм |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383371A1 (ru) |
-
1986
- 1986-10-24 SU SU864138817A patent/SU1383371A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР , № 1111168, кл. G 06 F 11/00, 1983. Авторское свидетельство СССР № 120339, кл. G 06 F 11/28, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996687A (en) | Fault recovery mechanism, transparent to digital system function | |
US5233615A (en) | Interrupt driven, separately clocked, fault tolerant processor synchronization | |
US6061810A (en) | Computer system with error handling before reset | |
US5768496A (en) | Method and apparatus for obtaining a durable fault log for a microprocessor | |
JPH02202638A (ja) | 多重プロセッサを備えたフォールトトレラントなコンピュータシステム | |
JPH05225067A (ja) | 重要メモリ情報保護装置 | |
RU1792540C (ru) | Многопроцессорна вычислительна система | |
EP0125797B1 (en) | Interrupt signal handling apparatus | |
SU1383371A1 (ru) | Устройство дл контрол выполнени программ на эвм | |
JPH0320776B2 (ru) | ||
JPS5884351A (ja) | エラー識別装置 | |
SU1140124A1 (ru) | Устройство дл контрол времени выполнени программы | |
SU1200292A1 (ru) | Резервированное вычислительное устройство | |
JPH1115661A (ja) | Cpuの自己診断方法 | |
US4327409A (en) | Control system for input/output apparatus | |
SU1619280A1 (ru) | Устройство дл контрол управл ющей ЭВМ | |
SU1474662A1 (ru) | Устройство контрол операций ввода-вывода | |
SU1501066A2 (ru) | Устройство дл контрол хода программы и перезапуска ЭВМ | |
RU2029365C1 (ru) | Трехканальная асинхронная система | |
SU1619279A1 (ru) | Устройство дл имитации неисправностей | |
SU1035596A2 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU881678A1 (ru) | Устройство дл контрол терминалов | |
JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
SU378850A1 (ru) | УСТРОЙСТВО дл УПРАВЛЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ'^ ^^i.'v.'UiiJdHAyrы-жт-мт^^ЕШ | |
SU1746385A1 (ru) | Устройство дл контрол времени выполнени программ |