SU1494008A1 - Устройство дл сопр жени ЦВМ - Google Patents

Устройство дл сопр жени ЦВМ Download PDF

Info

Publication number
SU1494008A1
SU1494008A1 SU874322990A SU4322990A SU1494008A1 SU 1494008 A1 SU1494008 A1 SU 1494008A1 SU 874322990 A SU874322990 A SU 874322990A SU 4322990 A SU4322990 A SU 4322990A SU 1494008 A1 SU1494008 A1 SU 1494008A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
output
synchronization
unit
Prior art date
Application number
SU874322990A
Other languages
English (en)
Inventor
Александр Петрович Шабанов
Анатолий Семенович Просалков
Валерий Павлович Ладиков
Original Assignee
Войсковая Часть 25871
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25871 filed Critical Войсковая Часть 25871
Priority to SU874322990A priority Critical patent/SU1494008A1/ru
Application granted granted Critical
Publication of SU1494008A1 publication Critical patent/SU1494008A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  передачи информации между ЦВМ. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  работы по каналам св зи с нестабильным временем распространени . Устройство содержит первый блок 1 коммутации, первый блок 2 управлени , первый блок 3 синхронизации, блок 4 приема информации, группу 5 усилителей, второй блок 6 коммутации, второй блок 7 управлени , блок 8 передачи информации, группу 9 блоков хранени  данных, второй блок 10 синхронизации. Устройство обеспечивает прием и передачу пакета данных по нескольким каналам св зи одновременно. 5 ил.

Description

со
4
Фиг.1
Изобретение относитс  к вычислительной технике и может быть использовано дл  передачи информации между ЦВМ.
Цель изобретени  - расширение функциональных возможностей устройства за счет обеспечени  работы по каналам св зи с нестабильным временем распространени .
На фиг.1 изображена блок-схема предлагаемого устройства; на фиг.2 - схема одного из блоков хранени  данных; на фиг.З - схема блока 6 коммутации; на фиг.А - схема блока 7 ществл ема  тактовыми импульсами по равлени ; на фиг.З - схема блока 10 синхронизации.
Устройство содержит первый блок 1 коммутации, п-ервый блок 2 управлени , первый блок 3 синхронизации, блок А приема информации, группу усилителей 5-5,второй блок 6 коммутации, второй блок 7 управлени , блок 8 передачи информации, группу блоков д -У
цепи: тактовый вход - счетчик 11 записи - первый элемент И 12 - элемент ИЛИ 13 - адресный вход блока 1А. В результате поступающие сигналы за- 20 писываютс  в  чейки пам ти блока 1А адреса которых указывает счетчик 1I. Одновременно в анализаторе 25 вьде- л етс  служебный сигнал, по которому определ етс  пор дковый номер счи
хранени  данных и второй блок 10 синх-25 тывани  информации из соответствующего блока 9 по отношению к другим блокам, при этом сигналы поступают через открытый триггером 28 в исходном состо нии элемент И 29 в регистр
ронизации.
Каждый из блоков 9 хранени  данных группы содержит счетчик 11 записи , первый элемент И 12, элемент ИЛИ
13, блок 1А пам ти, четвертый элемент 30 30 сдвига и при по влении в нем
И 13, счетчик 16 считывани , третий элемент И 17, элемент 18 задержки, п тый элемент И 19, счетчик 20 фазы и второй .элемент И 21.
Блок 6 коммутации содержит группу 22-22 блоков элементов И 23 -23 и группу 2А элементов ИЛИ 2А -2А .
Блок 7 управлени  содержит группу анализаторов , элемент И 26 и триггер 27. Каждый из анализаторов 25 содержит триггер 28, элемент И 29, регистр 30 сдвига, дешифратор 31 и элемент ИЛИ 32.
Блок 10 синхронизации содержит первый одновибратор 33, группу триггеров ЗА -ЗА, первый 35 и второй 36 элементы И, второй одновибратор 37, третий элемент И 38, счетчик 39 и дешифратор АО.
Устройство работает следующим об- разом.
Информационные сигналы поступают в блок А приема информации, а затем
через блок 4 коммутации поступают на
;i-sN
служебного сигнала на одном из выхо дов дешифратора 31, подключенного к выходу регистра 30 сдвига, по вл ет с  потенциал, под воздействием кото
35 рого происход т следующие действи :
триггер 28 перебрасываетс , в ре зультате в регистре 30 запоминаетс  служебный сигнал, под воздействием которого на соответствующем выходе
40 дешифратора 31 поддерживаетс  посто  нный потенциал:
через элемент ИЛИ 32 потенциал п ступает на один из входов элемента И 26, подгот-влива  его к открытию;
45
50
с одного из управл ющих выходов анализатора 23 потенциал поступает в блок 6 коммутации ча один из элементов И 23 соответствующей группы 22, подготавлива  ее к открытию;
через элемент ИЛИ 32 потенциал п ступает на фазовый выход анализатор 23 и далее на вход установки соответствующего блока 9 группы, откры
усилители 3 тЗ . Обща  частота считы-сс вает в нем элемент И 15 и в данный
вани  информации и количество индивидуальных тактовых последовательностей , поступающих с.блока.3 соответственно на блоки А и 1 завис т от колитакт записи Показание счетчика 11 (адрес соответствующей  чейки пам ти блока 1А) поступает на вход ус- тановкь счетчика 16 считывани , оп
честна предоставл емых каналов св зи. Управление блоком 3 синхронизации и блоком 1 коммутации осуществл етс  с блока 2 управлени  под воздействием управл ющих сигналов, поступаю- цих на него извне. На приемной стороне сигналы с выхода усилителей З поступают на информационные входы блоков на информационные входы анализаторов блока 7 управлени , В каждом блоке 9 происходит накопление сигналов, а в блоке 1А пам ти происходит запись сигналов, осугществл ема  тактовыми импульсами по
цепи: тактовый вход - счетчик 11 записи - первый элемент И 12 - элемент ИЛИ 13 - адресный вход блока 1А. В результате поступающие сигналы за- писываютс  в  чейки пам ти блока 1А адреса которых указывает счетчик 1I. Одновременно в анализаторе 25 вьде- л етс  служебный сигнал, по которому определ етс  пор дковый номер счислужебного сигнала на одном из выходов дешифратора 31, подключенного к выходу регистра 30 сдвига, по вл етс  потенциал, под воздействием кото5 рого происход т следующие действи :
триггер 28 перебрасываетс , в результате в регистре 30 запоминаетс  служебный сигнал, под воздействием которого на соответствующем выходе
0 дешифратора 31 поддерживаетс  посто нный потенциал:
через элемент ИЛИ 32 потенциал поступает на один из входов элемента И 26, подгот-влива  его к открытию;
5
0
с одного из управл ющих выходов анализатора 23 потенциал поступает в блок 6 коммутации ча один из элементов И 23 соответствующей группы 22, подготавлива  ее к открытию;
через элемент ИЛИ 32 потенциал поступает на фазовый выход анализатора 23 и далее на вход установки соответствующего блока 9 группы, открытакт записи Показание счетчика 11 (адрес соответствующей  чейки пам ти блока 1А) поступает на вход ус- тановкь счетчика 16 считывани , определ   ему начальное состо ние считывани .
При по влении потенциалов на всех входах элемента И 26 на выходе триггера 27 по вл етс  разрешающий сигнал , который поступает на разрешающие входы всех блоков 9 группы и на третьи входы всех элементов И 23 всех групп 22. Поступающий на разрешающий вход блока 9 т руппы сигнал отрывает элемент И 19 (на его третьем входе в исходном состо нии присутствует потенциал с выхода дешифратора 40 блока 10 синхронизации). С тактового входа блока 9 группы тактовый импульс через элемент 18 задержки поступает на второй вход элемента И 2 и одновременно через элемент И 19 переводит счетчик 20 фазы из состо ни  00 в состо ние 01 так, что элемент И 21 открываетс  и тактовый импульс проходит через него на вход считьгоани  блока 1А пам ти, а также открывает третий элемент И 17 и считывает со счетчика 1Ь через элемент И 17 и элемент Ш1И 13 очередной адрес, который поступает на адресный вход блока 14 пам ти и по которому происходит
считывание информации через информа- ЗО Одновибратор 33 служит дл  надежного
ционный выход блока 9 группы, соответствующий информационный вход блока 6 коммутации, открытый элемент И 23 соответствующей группы 22 и соот- ветствую1ций элемент ИЛИ 2А на вход блока 8 в разр д, определ емый пор дковым номером считывани . Элемент 18 задержки служит дл  сдпига тактового импульса на врем , обеспечивающее
неодновременность считывани  кода ад- 40 мера ограничени  импульсо считываресов со счетчика 11 записи и счетчика 16 считывани . Одновременно со считыванием информации из блока 14 пам ти импульс считывани  поступает через тактовый выход одного из блоков 9 группы на один из индивидуальных тактовых входов блока 10 синхронизации , а на другие индивидуальные тактовые входы поступают импульсы считывани  и ч х ругих канальных комплектов.
При использовании к налор св зи с нестабильным врсме ием распространени  сигналов и ф; |рм;1ровани  тактовых частот из информационных сигналов возникает эффект расхождени  индивидуальных тактов1,1х импульсов записи (считывани ) на приеме относительно друг друга. В этом случае импульсы на
индивидуальных тактовых входах блока 10 синхронизации по вл ютс  также со сдвигом во времени относительно друг друга. Под воздействием каждого импульса соответствующий триггер ЗА устанавливаетс  в единичное состо ние . При установке всех триггеров ЗА -3 в единичное состо ние на выQ ходе элементов И 35 по вл етс  потенциал , открывающий элемент И 36, подготовленный к открытию в исходном состо нии потенциалом с выхода дешифратора АО. Па третий вход элемента
5 И 36 поступает импульс общей тактовой последовательности, в результате чего потенциал с выхода элемента И 36 запускает одновибратор 37, на выходе которого образуетс  потенциал
0 длительности, достаточной дл  прохождени  через элемент И 38 N тактовых импульсов с тактового входа блока 10 синхронизации на вход счетчика 39. В течение первых N-1 импульсов на выхо5 де дешифратора 40 потенциал отсутствует , а затем i-й импульс вновь переводит счетчик 39 в исходное состо ние , в результате чего на выходе дешифратора АО по вл етс  потенциал.
Одновибратор 33 служит дл  надежного
сбрасывани  всех триггеров 34-34 в нулевое состо ние. Кроме того, с выхода элемента И 35 импульс поступает через второй управл ющий выход блока 10 синхронизации на входы сброса фазы всех блокоп хранени  данных и на входы сброса счетчиков 20 фазы, которые закрывают элементы И.21 каналов группы блоков 9-9. Подобна 
ни  вызвана тем же сдвигом индиви дуальных такторих импульсов относительно друг друга, о котором было изложено выше. Во врем  работы счетчика 39 на первом управл ющем выходе блока 10 синхронизации потенциал отсутствует , поэтому элементы 1,1 19- каналов группы блоков не пропускают импульс дл  переброса счетчика 20
фазы в следующее состо ние. С тактового выхода блока 10 синхронизации общие тактовые импу. поступают на тактовый вход оконечного блока 8 и осуществл ют счит-ыпппие информации
в пор дке, опреде.ч емом служебными сигналами.
Частота К общлх тактовых импульсов на приеме Д11.п;-ч1;) Оыть больше величины N f, r;u t - номинальна 
частота поступлени  сигналов из одного канала. DTO необходимо дл  своевременного освобождени  оконечного блока от предыдущих N информационных сигналов.

Claims (1)

  1. Формула изобретени 
    Устройство дл  сопр жени  ЦВМ, содержащее первый блок коммутации, пер блок управлени , первый блок синхронизации , группу усилителей и блок приема информации, информационный вход которого соединен с входом уст - ройства дл  подключени  информационного выхода первой ЦВМ, управл ющий вход и выход блока приема информации соединены соответственно с тактовым выходом блока синхронизации и с информационным входом первого блока коммутации, группа входов синхронизации и группа управл ющих входов которого соединены соответственно с группой выходов первого блока синхронизации и с первой группой выходов первого блока управлени , втора  группа выходов которого соединена с группой входов разрешени  первого блока синхронизации, вход запуска первого блока управлени  соединен с входом устройства дл  подключени  управл ющего выхода первой ЦВМ группа выходов первого блока коммутации соединена с входами усилителей группы, второй блок коммутации, второй блок управлени  и блок передачи информации, информационный выход которого  вл етс  выходом устройства дл  подключени  информационного вход второй ЦВМ, информационный вход блок передачи информации соединен с выходом второго блока коммутации, группа управл ющих входов которого соединена с первой группой выходов первого блока управлени , отличающ е- е с   тем, что, с целью расщирени  функциональных возможностей устройства за счет обеспечени  работы по каг налам св зи с нестабильным временем 1эаспространени , в него введены группа блоков хранени  данных и второй блок синхронизации, причем с первого по третий выходы второго блока синхр низации соединены соответственно с входом счит1 1нани  и первым входом сброса всех блоков хранени  данных группы и с входом cfiHxpoH43anHH блока nepejiaMn информации, тактовый
    5
    0
    5
    0
    5
    0
    5
    0
    5
    выход i-ro (, где N - число каналов ) блока хранени  данных группы соединен с i-M входом группы входов разделени  второго блока синхронизации, выход i-ro усилител  группы соединен с информационным входом i-ro блока хранени  данных группы и с i-м входом группы входов разрешени  второго блока управлени , i-й выход второй группы выходов которого соединен с входом установки i-ro блока хранени  данных группы, выход второго блока управлени  соединен с входом разрешени  второго блока коммутации и с входами разрешени  всех блоков хранени  данных группы, информационный выход 1-го блока хранени  данных группы соединен с i-M информационным ВХОДОМ группы второго блока коммутации, вторые входы сброса и TaKTOBbie входы блоков хранени  данных группы соединены с входами устройства дл  подключени  соответственно выхода сброса и первого выхода синхронизации второй ЦВМ, тактовый вход второго блока синхронизации соединен с входом устройства дл  подключени  второго выхода синхронизации второй ЦВМ, вход р йзрешени  и группа входов синхронизации второго блока управлени  соединены с входами устройства дл  подключени  соответственно выхода разрешени  и группы выходов синхронизации второй ЦВМ, причем каждый блок хранени  данных группы содержит блок пам ти, с первого по п тый элементы И, элемент ИЛИ, злемент задержки, счетчик записи , счетчик считывани  и счетчик фазы , причем в каждом блоке хранени  данных группы тактовый вход блока хранени  данных соединен с входом записи блока пам ти, с первым входом первого элемента И, с входом синхронизации счетчика записи и через элемент задержки - с первыми входами второго и п того элементов И, информационный вход блока хранени  данных соединен с информационным входом блока пам ти, информационный выход и адресный вход которого соединены соответственно с информационным выходом блока хранени  данных и с выходом . элемента ИЛИ, выход второго элемента И соединен с тактовым выходом блока хранени  данных, с первым входом синхронизации счетчика считывани , с первым входом третьего элемента И и с ПХОД11М считывани  блока пам ти, первый и второй входы сброса, установочный вход,.входы разрешени  и считывани  блока хранени  данных соединены соответственно с входами сброса счетчиков считывани  и фазы, с первым входом четвертого элемента И, с вторым и третьим входами п того элемента И, выход которого «единен с тактовым входом счетчика фазы, вы- ход которого соединен с вторым входом второго элемента И, выход счетчика записи соединен с вторым входом первого элемента И, выход которого соединен с первым входом зле- мента ИЛИ и с вторым входом четвертого элемента И, выход которого соединен с вторым входом синхронизации счетчика считывани , выход которого соединен с в;горым входом третьего элемента И, выход которого соединен с вторым входом элемента ИЛИ, причем второй блок управлени  содержит триггер,:элемент И и группу анализаторов , причем во втором блоке управлени  вход разрешени  блока управлени  соединен с информационными входами всех анализаторов группы и триггера , выход которого соединен с выхо дом разрешени  блока управлени , i-й вход (,N) группы входов разрешени  блока управлени  соединен с входом разрешени  i-ro анализатора группы, i-й вход группы входов синхронизации блока управлени  - с входом синхронизации i-ro анализатора группы , группа выходов выборки i-ro анализатора группы - с i-й подгруппой первой группы выходов блока управлени , выход обращени  i-ro анализато- ра группы - с i-M выходом второй груп группы выходов блока управлени  и с i-M входом элемента И, вькод которого соединен с входом синхронизации триггера, причем каждый анализатор группы содержит триггер, дешифратор регистр сдвига, элемент И и элемент
    ИЛИ, причем в каждом анализаторе группы входы разрешени , синхрониза - ции и информационный соединены соответственно с первым входом элемента И, с входом синхронизации регистра ; сдвига и с информационным входом тригера , выход триггера соединен с втог рым входом элемента И, выход которого соединен с информационным входом регистра сдвига, выход которого соединен с входом дешифратора, группа: выходов которого соединена с группой выходов выборки анализатора и с группой входов элемента ИЛИ, выход котог рого соединен с выходом обращени  блока управлени  и с входом синхронизации триггера, причем второй блок синхронизации устройства содержит первый и второй одновибраторы, групп триггеров, первый, второй и третий элементы И, счетчик и дешифратор, причем.во втором блоке синхронизации i-й вход разрешени  блока синхронизации соединен с входом синхронизации i-ro триггера гру ппы, вькод которого соединен с i-м входом первого элемента И, выход которого соединен с вторым выходом блока синхронизации , с первым входом второго элемента И и через псфвый одновибратор - с нулевыми входами триггеров группы, выход дешифратора  вл етс  первым выходом блока синхронизации и соединен с вторым входом второго элемента И, вход синхронизации блока синхронизации соединен с третьим входом второго элемента И с первым входом третьего элемента И., вьгхо1 второго элемента И соединен с входом второго одновибратора, выход которого соединен с вторым входом третьего элемента И, выход которого соединен с третьим выходом блока синхронизации и со счетным входом счетчика, группа информационных выходов которого соединена с группой входов дешифратора.
    oz
    3 665 65
    Фие.
    Фи.Ч
SU874322990A 1987-11-02 1987-11-02 Устройство дл сопр жени ЦВМ SU1494008A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874322990A SU1494008A1 (ru) 1987-11-02 1987-11-02 Устройство дл сопр жени ЦВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874322990A SU1494008A1 (ru) 1987-11-02 1987-11-02 Устройство дл сопр жени ЦВМ

Publications (1)

Publication Number Publication Date
SU1494008A1 true SU1494008A1 (ru) 1989-07-15

Family

ID=21334261

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874322990A SU1494008A1 (ru) 1987-11-02 1987-11-02 Устройство дл сопр жени ЦВМ

Country Status (1)

Country Link
SU (1) SU1494008A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Сети ЭВМ/Под ред. В.К.Глушко- ва. М.: Св зь, 1977, с. 216-218. Авторское свидетельство СССР по за вке № 4116501/2А-09, кл. Н 04 В 1/74, 1987. *

Similar Documents

Publication Publication Date Title
JP3078316B2 (ja) 受動光ネットワーク
US4648072A (en) High speed data acquisition utilizing multiplex charge transfer devices
SU1494008A1 (ru) Устройство дл сопр жени ЦВМ
US4725748A (en) High speed data acquisition utilizing multiple charge transfer delay lines
SU1037346A1 (ru) Запоминающее устройство
SU1751859A1 (ru) Многоканальный преобразователь последовательного кода в параллельный
SU535570A1 (ru) Устройство дл управлени передачей информации
SU1381512A1 (ru) Логический анализатор
SU1557566A1 (ru) Устройство дл обмена данными между источником и приемником информации
SU1755286A2 (ru) Устройство дл сопр жени ЭВМ с внешним устройством
SU1506584A1 (ru) Устройство дл асинхронной коммутации цифровых сигналов
SU1727213A1 (ru) Устройство управлени доступом к общему каналу св зи
SU640284A1 (ru) Устройство дл приема командной информации
SU1118997A1 (ru) Устройство дл обмена информацией
SU1310827A1 (ru) Устройство дл сопр жени источника и приемника информации
SU1545224A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
SU1718257A1 (ru) Устройство дл коммутации каналов передачи данных мониторной АСУ
SU1319077A1 (ru) Запоминающее устройство
SU1115075A1 (ru) Устройство дл управлени регистратором информации на двухстороннем носителе
SU1381523A2 (ru) Многоканальное устройство дл сопр жени источников информации с вычислительной машиной
SU1363227A2 (ru) Устройство дл сопр жени источников и приемников с магистралью
SU1425632A1 (ru) Устройство дл задержки цифровой информации с уплотнением
SU1264185A1 (ru) Устройство дл имитации сбоев
SU1275547A1 (ru) Многоканальное запоминающее устройство
SU1278868A1 (ru) Устройство дл сопр жени вычислительной машины с внешним устройством