SU1481884A1

SU1481884A1 - Преобразователь угла поворота вала в последовательность импульсов

Info

Publication number: SU1481884A1
Application number: SU874275804A
Authority: SU
Inventors: Александр Сергеевич Скворцов; Михаил Александрович Виноградов; Валентин Иванович Андрианов; Нина Михайловна Гультяева
Original assignee: Предприятие П/Я А-3724
Priority date: 1987-07-02
Filing date: 1987-07-02
Publication date: 1989-05-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл св зи аналоговых источников информации с цифровым вычислительным устройством. С целью упрощени в преобразователе угла поворота вала в последовательность импульсов, содержащем синусно-косинусный датчик угла (СКДУ) 1, коммутатор 2 квадрантов, масштабный блок 3, блок 4 компараторов, блок 5 усилителей-ограничителей, блок 6 сумматоров по модулю два, первый и второрой выходы СКДУ подключены к другой группе входов блока 5, а второй выход СКДУ подключен к другому входу масштабного блока 3. Управл ющий сигнал коммутатора 2 формируетс путем ограничени выходных сигналов СКДУ и суммировании по модулю два ограниченных сигналов. В масштабном блоке 3 формируютс напр жени различной амплитуды, соответствующие первому выходному напр жению СКДУ, и напр жени различной амплитуды, соответствующие выходному напр жению коммутатора 2. После сравнени выходных напр жений масштабного блока 3 в блоке 4 компараторов производитс суммирование по модулю два выходных напр жений блока 4. На выходе преобразовател формируютс два сигнала типа меандр, смещенных один относительно другого на ± 90° в зависимости от направлени изменени угла α. 1 з.п. ф-лы, 8 ил.

Description

Изобретение относитс к автоматике и вычислительной технике и мо-. жет быть использовано дл св зи аналоговых источников информации с цифровым вычислительным .устройством.

Цель изобретени - упрощение преобразовател .

На фиг. ,1 представлена структурна схема преобразовател ; на фиг,2- структурна схема коммутатора квадрантов , на фиг. 3 - структурна схема масштабного блока на фиг.4 - структурна схема блока компараторов j на фиг. 5 - структурна схема блока усилителей-ограничителей} на фиг. 6 - структурна схема блока сумматоров по модулю два; на фиг. 7 - диаграмма работы синусно-косинусного датчика, коммутатора квадрантов и масштабного блока; на фиг. 8 - диаграмма работы блока компараторов и блока сумматоров по модулю два.

Преобразователь (фиг. 1) содержит синусно-косинусный датчик 1 угла (СКДУ), коммутатор 2 квадрантов , масштабный блок 3, блок 4 компараторов , блок 5 усилителей-ограничителей , блок 6 сумматоров по модулю два. Коммутатор 2 квадрантов (фиг. 2) содержит инвертор 7, ключи 8-1 и 8-2 и инвертор 9. Масштабный блок 3 (фиг. 3) содержит делите; ли 10-1 - 10-6 напр жени . Блок 4 компараторов (фиг. 4) содержит компараторы 11-1 -11-7 напр жени . Блок 5 усилителей-ограничителей (фиг.5) содержит усилители-ограничители 12-1 - 12-9. Блок 6 (фиг. 6) содержит сумматоры по модулю два 13-1 - 13-7.

Преобразователь работает следующим образом.

СКДУ 1 запитываетс напр жением переменного тока. На выходах СКДУ 1 формируютс сигналы U и U переменного тока, модулированные по ам-- плитуде в функции синуса и косинуса угла о( поворота вала, огибающие которых представлены на фиг. 7. Сигнал U, поступает на вход масштабного блока 3 и синусный вход блока 5, а сигнал U поступает на информационный вход коммутатора 2

0

5

0

5

0

5

0

5

0

заполненные несущей типа меандр. На диаграмме (фиг. 7) показаны только огибающие меандров. Сигналы U3 и U с выходов блока 5 поступа- ют на входы сумматора 13-1 блока 6.

В результате с выхода блока 6 на управл ющий вход коммутатора 2 квадрантов поступает продетектирован- ный сигнал управлени Uy , имеющий частоту, в 2 раза большую по отношению сигнала U3(U) и с перепадами в моменты прохождени напр жений U1 и U г через нулевые значени .При этом на выходе сумматора 13-1 образуетс выпр мленный сигнал с единичным уровнем при совпадении фаз несущих входных сигналов и с нулевым уровнем в случае противоположных фаз несущих.

Сигнал Uу поступает на управл ющий вход коммутатора 2 квадрантов и далее на инвертор 9 и управл ющий вход ключа 8-1, который открываетс , например, единичным уровнем и закрываетс нулевым уровнем. Сигнал U одновременно поступает с выхода инвертора 9 на управл ющий вход ключа 8-2, при этом ключ 8-2 закрываетс (открываетс ), в то врем как ключ 8-1 открываетс (закрываетс ) .

На выходе пары ключей 8-1 и 8-2 поочередно, по сигналу управлени Uv, по вл етс то сигнал U1 , то сигнал U . Выходной сигнал U 2 коммутатора 2 имеет ту же частоту, что и сигнал U1 СКДУ 1 . При этом сигнал имеет непрерывно-кусочный характер со скачкообразным изменением фазы напр жени в точках нулевых переходов сигнала U-, СКДУ 1 (фиг. 7).

Сигнал U с выхода коммутатора 2 квадрантов поступает на вход масштабного блока 3. в котором сигналы U,

I

и U преобразуютс в систему многоуровневых переменных напр жений U1} U, U t , .,, U M, и;.(на диаграмме фиг. 7 указанные сигналы изображены без несущей). При этом дискретность изменени амплитуды сигналов в масштабном блоке 3 определ ет дискретность изменени углового перемещени &d ротора СКДУ 1. Многоуровнева система сигналов

квадрантов и на косинусный вход бло- с выходов масштабного блока 3 постука 5. В блоке 5 сигналы U 1 и Uг поступают на усилители-ограничители 12-1 и I2-2 соответственно, с выхода которых снимаютс сигналы U3 и U4,

пает на входы блока 4 компараторов, в котором указанные сигналы преобразуютс в многофазную систему сигналов и1, и;, и;, и;, и;, и;0, и; , запает на входы блока 4 компараторов, в котором указанные сигналы преобразуютс в многофазную систему сигналов и1, и;, и;, и;, и;, и;0, и; , заСЫ2

м

«WJ

Г

ФигМ

«3 « /S US Ui 0 tff 10 Uft

il-1

12-2

W-J

J2-4

а

t t

U

U,

U

и

i

г-ь

12-7

12-8

12-9

11} tfi (/9 tfi

«

Фаг 5

-

9 гпф

t 88l8f/

™ФHj, ft

г-«к г

Claims

Формула изобретения . I. Преобразователь угла поворота вала в последовательность импульсов, содержащий синусно-косинусный датчик угла, один выход которого соеди нен с информационным входом коммутатора квадрантов, выход коммутатора квадрантов соединен с одним входом масштабного блока, выходы которого соединены с входами блока компараторов, выходы блока компараторов соединены с одной группой входов блока усилителей-ограничителей, ВЫХОДЫ KOTOjQ рого соединены с входами блока сумматоров по модулю два, первый и второй выходы которого являются выходами преобразователя, а третий вЬгход соединен с управляющим входом комму15 татора квадрантов, от лич а гота и й с я тем, что, с целью упрощения преобразователя, в нем первый и второй выходы синусно-косинусного датчика угла соединены с другой труп20 пой входов блока усилителей-ограничителей, а другой выход синусно-косинусного датчика угла соединен с другим входом масштабного блока.
2. Преобразователь по π. 1 , от 25 личающийся тем, что коммутатор квадрантов содержит два ключа и два инвертора, информационный вход первого ключа является информационным входом коммутатора квадран30 тов, который через первый инвертор соединен с информационным входом второго ключа, управляющий вход первого ключа является управляющим входом коммутатора квадрантов, который 35 через второй инвертер соединен с управляющим входом второго ключа, а выход первого ключа является выходом коммутатора квадрантов и подключен к выходу второго ключа.

<Йл.2

Put.3

Фиг.Ц

“з . к i '1 Г ' U_S к ) t/γ к > 1д к / Uff к < Uit к 1 н □ -1 12 -2 12 н ч -3 ί2 ρ Ц -Ц 12Г* Ч 5 12 г* Ч -б f2 j-J Ц -7 12 н ч -d 1l· г¹ Ч б! •б 1 *1 u₂ «5 U'_t “ί и» ui ип и 11

Фиг 5

Фиг. 6

Λ Е С 1м· 1 Λ ч J J г L С L С E E E E E E E E E E T 4 ⁴ L E E E E E E E E E E E Г d A & sj⁵ § f*